2016年 電子情報通信学会 総合大会

2016年3月15~18日に九州大学 伊都キャンパスで開催された電子情報通信学会総合大会にて,M1の岸野が研究成果の発表を行いました (発表日は3月15日).

岸野は,格子状電極を用いた電界センサによる導電体位置推定に関する発表を行いました.近年,ジェスチャ認識センサの利用が広まり,その中でも電界センサはプリント基板等の上に電極パターンを印刷することにより構成可能なため,薄型かつ低コスト化なデバイスが実現できます.本発表では,電界センサの電極構造に注目し,従来の電界センサよりも電極数を増やした格子状電極構造のセンサを提案しました.多数の電極を用いることにより位置推定精度の向上や複数物体の検出等を狙います.評価の結果,従来の電界センサよりも位置推定精度が24%向上しました.

  • 岸野 瞬士, 廣本 正之, 佐藤 高史:
    “格子状電極を用いたジェスチャ認識向け電界センサによる導電体位置推定精度の評価”, 電子情報通信学会総合大会 基礎・境界講演論文集, H-2-20, p.282, 2016年3月.
カテゴリー: Conference/Workshop, Publication | タグ: | 2016年 電子情報通信学会 総合大会 はコメントを受け付けていません。

平成28年 電気学会全国大会

2016年3月16日〜3月18日に東北大学川内キャンパスで開催された電気学会全国大会にて,研究員の新谷とM2の高垣が発表を行いました(両者とも発表日は16日).

新谷の発表では,2015年12月の電気学会半導体電力変換研究会で発表したSiCパワーMOSFETモデルのデモンストレーションとして,E級増幅回路設計への適用結果を報告しました.E級増幅回路は高効率な電力変換回路として注目されていますが,回路動作をシミュレーションするために高精度なMOSFETモデルを要します.我々のSiCパワーMOSFETモデルを用いることで,容易にE級増幅器を設計できることを示しました.本発表では立ち見を含めて100名以上の聴衆を集め,活発な議論が行われました.

高垣の発表では,高周波ノイズを解析するためのDC-DCコンバータモデル化手法を提案しました.対象のDC-DCコンバータを基板回路部分とスイッチング部分に分けそれぞれを異なるアプローチでモデル化します.提案手法回路がスイッチング端子での電圧波形でシミュレーションモデルと測定値を比較した場合,過渡解析にてFFT解析で638MHzまでの周波数応答の一致を示しました.なお本研究は,株式会社村田製作所との共同研究の成果によるものです.

  • 新谷 道広, 廣本 正之, 佐藤 高史:
    “表面電位に基づくSiCパワーMOSFETモデルを用いたE級増幅器の回路シミュレーションに関する検討”, 電気学会全国大会講演論文集, Vol.4, p.20, 2016年3月.
  • 高垣 勇登, 廣本 正之, 佐藤 高史:
    “Sパラメータに基づく等価回路を利用したDC-DCコンバータの高周波ノイズモデリング”, 電気学会全国大会講演論文集, Vol.4, p.160, 2016年3月.
カテゴリー: Conference/Workshop, Publication | タグ: | 平成28年 電気学会全国大会 はコメントを受け付けていません。

第29回 回路とシステムワークショップ 採択決定

以下の論文に関して第29回 回路とシステムワークショップでの採択が決定しました.本会議は2016年5月12〜13日に北九州国際会議場にて開催予定です.

  • 氏家 隆之, 廣本 正之, 佐藤 高史:
    “近似的予測戦略に基づく畳み込みニューラルネットワークプロセッサの低電力化”, 第29回 回路とシステムワークショップ, 2016年5月 (予定).
  • 周 瑞, 新谷 道広, 廣本 正之, 佐藤 高史:
    “ゲート電圧依存性を考慮した縦型SiCパワーMOSFETのボディダイオードモデル”, 第29回 回路とシステムワークショップ, 2016年5月 (予定).
  • 森田 俊平, 辺 松, 新谷 道広, 廣本 正之, 佐藤 高史:
    “代表パス抽出による劣化緩和セル置換箇所の高速な選択手法”, 第29回 回路とシステムワークショップ, 2016年5月 (予定).
  • 大石 一輝, 新谷 道広, 廣本 正之, 佐藤 高史:
    “パッケージの熱伝達特性推定に基づく自己発熱考慮パワーMOSFETモデル”, 第29回 回路とシステムワークショップ, 2016年5月 (予定).
  • 藤田 雄也, 廣本 正之, 佐藤 高史:
    “粒子フィルタを用いた光電脈波信号からの運動時心拍数推定手法”, 第29回 回路とシステムワークショップ, 2016年5月 (予定).
  • 辺 松, 新谷 道広, 森田 俊平, 粟野 皓光, 廣本 正之, 佐藤 高史:
    “信号確率伝播に基づいた プロセッサのためのNBTI起因最大遅延パスの抽出”, 第29回 回路とシステムワークショップ, 2016年5月 (予定).
カテゴリー: Conference/Workshop, Publication | タグ: , | 第29回 回路とシステムワークショップ 採択決定 はコメントを受け付けていません。

情報処理学会 山下記念研究賞 受賞

D3の粟野が以下の論文について「情報処理学会 山下記念研究賞」を受賞しました.関係各位の皆様に感謝申し上げます.

  • 粟野 皓光, 廣本 正之, 佐藤 高史:
    “3996トランジスタにおけるNBTI劣化の統計的ばらつき”, 情報処理学会DAシンポジウム2014 (於 岐阜県下呂市 ホテル下呂温泉水明館), pp.3-8, 2014年8月.
カテゴリー: Award | タグ: , | 情報処理学会 山下記念研究賞 受賞 はコメントを受け付けていません。

京都大学デザインスクール AR.Droneコンテスト2016

3/8(火)に京都リサーチパーク バズホールにてAR.Droneコンテストを行いました.本イベントは京都大学デザインスクールが主催するスプリングデザインスクールの一部として行われました.プログラミングによりヘリコプターAR.Droneを制御し,規定のコースを正確に飛行する課題を行いました.3回目の開催となる今年度は,事前に約1週間の開発期間を設け,ハッカソン形式で取り組んでもらいました.学部生ら約20人が参加し,各自のアイデアを競い合い大変盛り上がりました。

本研究室からは教員の佐藤・廣本が、M1の大荷・小西が運営に携わりました。

カテゴリー: Event | タグ: | 京都大学デザインスクール AR.Droneコンテスト2016 はコメントを受け付けていません。

2016年3月VLD研究会

2016年2月29日〜3月2日に沖縄県青年会館で開催された電子情報通信学会VLSI設計技術研究会(VLD)にて,B4の業天が発表を行いました(発表日は2日).

本発表では,FPGA上に二次元イジングモデルを用いたソルバを実装する手法を提案しました.イジングモデルはスピンと呼ばれる状態を持つ格子点が隣接する格子点と相互に接続される構造を持ちます.隣り合う格子点との相互作用によって自身のスピンが決定され,スピンの決定は各格子点で並列に行われます.イジングモデルを用いた解法ではこの並列性を利用して解を求めるため,従来より高速だと期待されます.最大カット問題を用いて提案手法と既存の整数計画法によるソフトウェアソルバの求解速度を比較し,92%以上の精度の解を求める際に10^5倍程度高速であることを確認しました.

  • 業天 英範, 廣本 正之, 佐藤 高史:
    “最大カット問題の高速求解に向けた二次元イジングモデルのFPGA実装”, 電子情報通信学会技術研究報告(VLSI設計技術研究会), Vol.115, No.465, VLD2015-133, pp.125-130, 2016年3月.
カテゴリー: Conference/Workshop, Publication | タグ: , , | 2016年3月VLD研究会 はコメントを受け付けていません。

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciencesへの論文採録決定

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences への以下の論文の採録が決定しました.

  • Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato:
    “Efficient Aging-Aware SRAM Failure Probability Calculation via Particle Filter Based Importance Sampling,” IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, July 2016 (to appear).
  • Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato:
    “Fast Estimation of NBTI-Induced Delay Degradation Based on Signal Probability,” IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, July 2016 (to appear).
カテゴリー: Publication | タグ: , | IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciencesへの論文採録決定 はコメントを受け付けていません。

3回生(研究室配属対象者)向け研究室見学会開催

2016年2月24日(水) 10:00-12:00に研究室配属対象者向けの研究室見学会を開催しました.追加での見学希望はこちらまで.

カテゴリー: Event | タグ: , | 3回生(研究室配属対象者)向け研究室見学会開催 はコメントを受け付けていません。

DAC2016採択決定

以下の論文が国際会議DAC2016(ACM/IEEE Design Automation Conference)に採択されました。

  • Hiromitsu Awano and Takashi Sato, “Efficient Transistor-level Timing Yield Estimation via Line Sampling,” ACM/IEEE Design Automation Conference (DAC), accepted for presentation, Jun 2016. (Austin, TX)
カテゴリー: Conference/Workshop, Publication | タグ: | DAC2016採択決定 はコメントを受け付けていません。

GLSVLSI2016採択決定

以下の論文が国際会議GLSVLSI2016に採択されました。

  • Song Bian, Michihiro Shintani, Shumpei Morita, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato:
    “Workload-Aware Worst Path Analysis of Processor-Scale NBTI Degradation,” Great Lakes Symposium on VLSI (GLSVLSI) (Boston, MA), May 2016 (to appear).
カテゴリー: Conference/Workshop, Publication | GLSVLSI2016採択決定 はコメントを受け付けていません。