2016年3月VLD研究会

2016年2月29日〜3月2日に沖縄県青年会館で開催された電子情報通信学会VLSI設計技術研究会(VLD)にて，B4の業天が発表を行いました（発表日は2日）．

本発表では，FPGA上に二次元イジングモデルを用いたソルバを実装する手法を提案しました．イジングモデルはスピンと呼ばれる状態を持つ格子点が隣接する格子点と相互に接続される構造を持ちます．隣り合う格子点との相互作用によって自身のスピンが決定され，スピンの決定は各格子点で並列に行われます．イジングモデルを用いた解法ではこの並列性を利用して解を求めるため，従来より高速だと期待されます．最大カット問題を用いて提案手法と既存の整数計画法によるソフトウェアソルバの求解速度を比較し，92％以上の精度の解を求める際に10^5倍程度高速であることを確認しました．

• 業天 英範, 廣本 正之, 佐藤 高史:
  “最大カット問題の高速求解に向けた二次元イジングモデルのFPGA実装”, 電子情報通信学会技術研究報告(VLSI設計技術研究会), Vol.115, No.465, VLD2015-133, pp.125-130, 2016年3月.