情報回路方式研究室 | 京都大学大学院情報学研究科通信情報システム専攻集積システム工学講座

ISQED2016採択決定

投稿日: 2016年02月17日作成者: hiromoto

以下の論文が国際会議ISQED2016に採択されました。

Song Bian, Michihiro Shintani, Shumpei Morita, Masayuki Hiromoto, and Takashi Sato:
“Nonlinear Delay-Table Approach for Full-Chip NBTI Degradation Prediction,” in Proc. of International Symposium on Quality Electronic Design (ISQED) (Santa Clara, CA), Mar. 2016 (to appear).

カテゴリー: Conference/Workshop, Publication | コメントを受け付けていません。

TAU2016採択決定

投稿日: 2016年02月17日作成者: hiromoto

以下の論文が国際会議TAU2016に採択されました。

Hiromitsu Awano and Takashi Sato:
“Efficient Transistor-Level Timing Yield Estimation via Line Sampling,” in Proc. of ACM/IEEE International Workshop on Timing Issues (TAU) (Santa Rosa, CA), Mar. 2016 (to appear).
Song Bian, Michihiro Shintani, Zheng Wang, Masayuki Hiromoto, Anupam Chattopadhyay, and Takashi Sato:
“Mitigation of NBTI-Induced Timing Degradation in Processor,” in Proc. of ACM/IEEE International Workshop on Timing Issues (TAU) (Santa Rosa, CA), Mar. 2016 (to appear).

カテゴリー: Conference/Workshop, Publication | コメントを受け付けていません。

ISCAS2016採択決定

投稿日: 2016年02月16日作成者: hiromoto

以下の論文が国際会議ISCAS2016に採択されました。

Motoki Yoshinaga, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato:
“Physically Unclonable Function using RTN-Induced Delay Fluctuation in Ring Oscillators,” IEEE International Symposium on Circuits and Systems (ISCAS) (Montreal, Canada), May 2016 (to appear).

カテゴリー: Conference/Workshop, Publication | コメントを受け付けていません。

AR.Droneコンテスト参加者募集

投稿日: 2016年01月18日作成者: hiromoto

[お知らせ]
京都大学デザインスクールでは，スプリングデザインスクールの一部としてAR.Droneコンテストを開催します．現在，参加者を募集中です．申込みおよび詳細は下記をご参照下さい．
http://www.dl.kuis.kyoto-u.ac.jp/ddws2016/

カテゴリー: Announcement, Event | コメントを受け付けていません。

3回生（研究室配属対象者）の皆さんへ

投稿日: 2016年01月18日作成者: hiromoto

佐藤高史研では2016年2月24日(水) 10:00〜12:00 に研究室配属対象者向けの研究室見学会を開催します．関連情報はこちらに掲載しています．

カテゴリー: Announcement, Event | タグ: Event, 研究室見学 | コメントを受け付けていません。

電気学会半導体電力変換研究会

投稿日: 2015年12月22日作成者: hiromoto

2015年12月17，18日にアオーレ長岡で開催された電気学会半導体電力変換/家電・民生/自動車合同研究会において新谷がSiCパワーMOSFETのトランジスタモデルに関する発表を行いました．

本発表では，SiCパワーMOSFETにおける帰還容量モデルを提案しました．既存手法では物理現象を近似による簡単化により得ているのに対し，提案手法ではMOSFETの詳細な物理現象に基づいてモデル化しており，シミュレーション値は実測値をよく模擬できます．提案手法により，SiCパワーMOSFETを用いた電力変換回路の高効率な設計が可能になることが期待されます．

なお，本研究は京都大学大学院工学研究科引原研究室と共同で行われました．

新谷道広, 中村洋平, 廣本正之, 引原隆士, 佐藤高史:
“SiCパワーMOSFETにおける帰還容量の測定とモデル化”, 電気学会研究会資料, SPC-15-201, HCA-15-070, VT-15-041, pp.41-46, 2015年12月．

カテゴリー: Conference/Workshop, Publication | タグ: 研究会 | コメントを受け付けていません。

デザインガイア2015

投稿日: 2015年12月09日作成者: admin

2015年12月1日から3日にかけて，長崎県勤労福祉会館で開催されたデザインガイア2015において，本研究室の粟野が日頃の研究成果を発表しました．

粟野皓光，佐藤高史: モンテカルロ法に基づくタイミング歩留り解析の高速化, 電子情報通信学会技術研究報告（デザインガイア2015）, VLD2015-16, 長崎県勤労福祉会館, 2015年12月．

ポスターセッションでも発表を行い，他大学及び企業の方々と議論を深めました．また，IEEE CEDA All Japan Joint Chapter Design Gaia Best Poster Awardを頂きました．関係者の皆様に感謝申し上げます．

カテゴリー: Award, Conference/Workshop, Publication | コメントを受け付けていません。

2015年11月5日にAustinで開催されたIEEE/ACM Workshop on Variability Modeling and Characterization (VMC2015)において，D3の粟野が歩留り解析の高効率化に関する発表を行いました．微細なトランジスタでは，原子レベルの製造ばらつきがトランジスタ全体の特性を大きく変化させてしまうため，製造ばらつきが回路に与える影響を正確に見積もる技術が重要となっています．本発表では組み合わせ回路の遅延歩留り解析に特化した手法を提案し，既存手法と比較して14倍から最大で300倍の解析速度が実現可能であることを実験によって確かめました．

Hiromitsu Awano and Takashi Sato:
“Fast Monte Carlo for Timing Yield Estimation Via Line Sampling,” in Proc. of Workshop on variability modeling and characterization (VMC) (Austin, TX), Nov. 2015.

カテゴリー: Conference/Workshop, Publication | タグ: ACM, IEEE | コメントを受け付けていません。

電気学会電子デバイス・半導体電力変換合同研究会

投稿日: 2015年11月04日作成者: hiromoto

2015年10月29日〜30日に長崎歴史文化博物館で開催された電気学会電子デバイス・半導体電力変換合同研究会においてM1の周がSiCパワーMOSFETのトランジスタモデルに関する発表を行いました．発表概要は以下の通りです．

電気エネルギーの利用効率を高める材料として，SiC が注目されています．SiCの特性を最大限に引き出すには，デバイス特性を正確に模擬できるデバイスモデルを用いて回路シミュレーションを行い，回路特性を最適化する必要があります．電荷基準モデルは精度，計算速度等に優れることから，Si 集積回路の設計によく用いられています．しかし，SiCパワーデバイスは，耐圧向上やオン抵抗低減のためにデバイス構造が大きく異なります．本発表では，縦型構造を考慮した電荷基準モデルに基づくパワーMOSFETのトランジスタモデルを提案しました．SiCの特徴に合わせてピンチオフ電圧の修正と縦構造SiCMOSFETの寄生抵抗を追加することで，優れた電流特性を示すことができました．さらに既存のSiC縦構造MOSFETの容量モデルを適用した結果，過渡解析のシミュレーションにおいても実測と良く一致する結果が得られました．