情報回路方式研究室 | 京都大学大学院情報学研究科通信情報システム専攻集積システム工学講座

ISCAS2018

投稿日: 2018年06月14日作成者: hiromoto

2018年5月27日～30日にイタリアフィレンツェで開催されたIEEE International Symposium on Circuits and Systems 2018にてM2の田中が研究発表を行いました（発表日は28日）．本発表はBest Student Paper Contestに出場できる10件のうちの1件に選出され，決勝戦となるポスターセッションにおいても発表を行いました．

田中の発表は，機械学習攻撃耐性の高いPhysical Unclonable Function (PUF)についてです．既存のPUFの多くはSVM等の機械学習によりレスポンスの予測が容易であるという問題がありました．本研究では，Bistable Ringの収束時間の非線形性を利用したCoin Flipping PUF (CF-PUF)を提案しました．CF-PUFはBistable Ringの収束時におけるRing Oscillatorの瞬時値をレスポンスとします．SPICEシミュレーションを用いたCF-PUFの解析により，機械学習による予測割合が0.5程度となり，レスポンスの予測が困難であり機械学習攻撃に強いことを確認しました．

Yuki Tanaka, Song Bian, Masayuki Hiromoto, and Takashi Sato:
“Coin Flipping PUF: A New PUF with Improved Resistance Against Machine Learning Attacks,” in Proc. of IEEE International Symposium on Circuits and Systems (ISCAS) (Florence, Italy), May 2018.

カテゴリー: Conference/Workshop, Publication | タグ: IEEE, ISCAS | コメントを受け付けていません。

IPEC2018

投稿日: 2018年06月13日作成者: ts

2018年5月20日～24日に新潟朱鷺メッセで開催されたIPEC-Niigata2018において，研究成果の発表を行いました（発表日は24日）．

本研究では，多数のパワートランジスタについて特性測定を効率よく行う方法と，その結果得られたばらつきデータから統計的なデバイスモデルパラメータの抽出を行う方法を新たに提案しています．この技術は，電力変換器などに用いられる回路の高効率化や信頼性向上への応用が期待されます．

Michihiro Shintani, Benjamin N. Dauphin, Kazuki Oishi, Masayuki Hiromoto, and Takashi Sato, “A plotter-based automatic measurements and statistical characterization of multiple discrete power devices,” in Proc. International power electronics conference (IPEC), pp.3644-3649, May 2018.

カテゴリー: Uncategorized | タグ: device model, power electronics | コメントを受け付けていません。

第31回回路とシステムワークショップ＠北九州国際会議場

投稿日: 2018年05月29日作成者: hiromoto

2018年5月17日～18日に北九州国際会議場で開催された第31回回路とシステムワークショップにて本研究室M2の松本，斎藤，三宅が研究発表を行いました（発表日はいずれも17日）．

松本の発表は，イジングモデルを用いた組合せ最適化問題向けプロセッサのRRA/CMOSハイブリッドアーキテクチャに関するものです．イジングモデルは各スピンが隣接するスピンと相互作用をもつ枝で接続された構造を持ち，このスピンを専用プロセッサで並列に更新することで組合せ最適化問題を高速に解くことができます．しかし既存のプロセッサでは，実装可能な相互作用のビット数やスピン間の枝数に制約があり，求解可能な最適化問題が限られます．そこで本研究では多ビットの相互作用をもつ全接続イジングモデルをRRAM/CMOS回路上に実装するためのアーキテクチャを提案しました．評価では，あるワーストケースにおいて，提案手法が符号付き2ビットの相互作用をもつ4接続イジングモデルを実装した既存手法の6倍の電力だけで，符号付き4ビットの相互作用をもつ全接続イジングモデルを実装できることをシミュレーションにより確認しました．

齊藤の発表は，有機トランジスタを用いたBuskeeper PUFの試作と測定に関するものです．有機トランジスタはフレキシブルなデバイスとして様々な回路への応用が期待されるデバイスで，複製困難なIDであるPUFを柔軟さを持ったデバイスで作成することを目標に有機トランジスタ製Buskeeper PUFの試作を行いました．複数の回路の測定によって近い時間に測定するより一日以上の長い時間をおいて測定したほうが出力の一致度が高いことを確認しました．また，一つの回路から複数の出力を得る際に，測定間のリセットが正常に行われていないことを確認し，これを改善する回路を提案しました．シミュレーション，測定それぞれにおいて提案回路でリセット時の動作が改善されていることを確認しました．

三宅の発表は，畳み込みニューラルネットワーク(CNN)の演算量削減に関するものです．CNNは高精度である反面，計算量やメモリ消費量が大きいため消費電力も大きくなってしまうという問題があります．一方，畳み込み演算は周波数領域に変換することで演算量を削減できることが知られていますが，CNNに対しては空間領域と周波数領域の往来が必要になるため，FFTを繰り返し行う必要があります．そこで本発表では，畳み込み演算だけでなくプーリングおよび活性化関数を周波数領域で表現することで，CNNを周波数領域のみで学習する手法を提案しました．評価では畳み込み層2層，全接続層2層のネットワークに対して，乗算回数を81%削減できる可能性があることを示しました．

松本章吾, 業天英範, 廣本正之, 佐藤高史:
“多ビットの相互作用をもつ全接続イジングモデルのためのRRAMアニーリングプロセッサ”, 第31回回路とシステムワークショップ (於北九州国際会議場), pp.48-53, 2018年5月.
齊藤成晃, 廣本正之, 佐藤高史:
“有機トランジスタによるBuskeeper PUFの試作と連続測定のためのリセット回路の検討”, 第31回回路とシステムワークショップ (於北九州国際会議場), pp.54-59, 2018年5月.
三宅哲史, 廣本正之, 佐藤高史:
“畳み込みニューラルネットワークの周波数領域学習による演算量削減”, 第31回回路とシステムワークショップ (於北九州国際会議場), pp.130-135, 2018年5月.

カテゴリー: Conference/Workshop, Publication | タグ: IEICE, KWS | コメントを受け付けていません。

IMW 2018

投稿日: 2018年05月17日作成者: hiromoto

2018年5月13日～16日にウェスティン都ホテル京都で開催された The tenth IEEE International Memory Workshop (IMW 2018) にて本研究室M2の松本が研究発表を行いました (発表日は24日)．

松本の発表は，イジングモデルを用いた組合せ最適化問題向けプロセッサのRRAM/CMOSハイブリッドアーキテクチャに関するものです．イジングモデルは複数のスピンが隣接するスピンと相互に接続される構造を持ち，このスピンを専用プロセッサで並列に更新することで組合せ最適化問題を高速に解くことができます．しかし既存のプロセッサはハードウェアの制約上，全接続イジングモデルを実装するために多くの冗長なスピンが必要であり，消費電力が大きくなります．そこで本研究ではRRAMクロスバー回路とイジングモデルが積和演算の点で類似していることに焦点を当て，全接続イジングモデルをRRAM/CMOS回路上に低消費電力で実装するためのアーキテクチャを提案しました．評価では，800ノードの全接続グラフに対する最大カット問題において，提案プロセッサが冗長なスピンにより全接続イジングモデルを実装した既存のプロセッサの147倍低消費電力になることをシミュレーションにより確認しました．

Shogo Matsumoto, Hidenori Gyoten, Masayuki Hiromoto, and Takashi Sato:
“RRAM/CMOS-Hybrid Architecture of Annealing Processor for Fully Connected Ising Model,” in Proc. of International Memory Workshop (IMW) (Kyoto, Japan), pp.70-73, May 2018.

カテゴリー: Conference/Workshop, Publication | タグ: IEEE | コメントを受け付けていません。

EVW2018採択決定

投稿日: 2018年05月09日作成者: hiromoto

以下の論文が2018年6月18日に開催予定の国際会議 CVPRW/EVW2018 (IEEE Conference on Computer Vision and Pattern Recognition Workshops/The 14th IEEE Embedded Vision Workshop) に採択されました．

Takayuki Ujiie, Masayuki Hiromoto, and Takashi Sato:
“Interpolation-Based Object Detection Using Motion Vectors for Embedded Real-Time Tracking Systems,” in Proc. of IEEE Conference on Computer Vision and Pattern Recognition Workshops (CVPRW) (Salt Lake City, UT, USA), June 2018 (to appear).

カテゴリー: Conference/Workshop, Publication | タグ: IEEE | コメントを受け付けていません。

BBQ 2018

投稿日: 2018年05月07日作成者: hiromoto

2018年4月28日（土）にバーベキューを行いました．気持ち良く晴れ渡った春の河原で美味しい肉でお腹を満たし，今年度の研究活動に向けての鋭気を養いました．

カテゴリー: Event | タグ: BBQ | コメントを受け付けていません。

電気学会技術委員会奨励賞受賞

投稿日: 2018年04月09日作成者: hiromoto

本研究室卒業生の大石氏が，2017年11月に鹿児島大学稲盛会館で開催された電気学会半導体電力変換回路研究会での発表(当時M2)に対し，電気学会技術委員会奨励賞を受賞しました．

大石一輝, 新谷道広, 廣本正之, 佐藤高史:
“汎用ゲートドライバICを利用したパワーMOSFETの3レベルアクティブゲート駆動回路”, 電気学会研究会資料(半導体電力変換回路研究会) (於鹿児島大学稲盛会館), EDD-17-069,SPC-17-168, pp.93-98, 2017年11月.

カテゴリー: Announcement, Award | タグ: Award | コメントを受け付けていません。

EMBC’18採択決定

投稿日: 2018年04月09日作成者: hiromoto

以下の論文が2018年7月17〜21日に開催予定の国際会議 the 40th Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC’18) に採択されました．

Yuya Fujita, Masayuki Hiromoto, and Takashi Sato:
“Fast and Robust Heart Rate Estimation from Videos Through Dynamic Region Selection,” in Proc. of Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC) (Honolulu, Hawaii), July 2018 (to appear).

カテゴリー: Conference/Workshop, Publication | タグ: IEEE | コメントを受け付けていません。

DATE2018

投稿日: 2018年04月06日作成者: ts

2018年3月19日〜23日にドイツドレスデンで開催された国際会議Design, Automation and Test in Europe (DATE) 2018に参加しました．
DATE2018では，本研究室OBの粟野氏の発表がありました（発表日は22日, 口頭発表の採択率は24%＝185/766）．

この発表は，物理的複製不可能回路（PUF）に関するものです．集積回路などのハードウェア部品がより広く様々な場面で使われるようになっており，こうした部品に信頼性や安全性に劣る偽物が使われた場合の社会的影響は極めて大きくなっています．集積回路の真正性を保証するためにPUFが使われますが，本研究では小さなPUFをセルとしてセル・オートマトンを構成することにより機械学習を用いた攻撃に強いPUFが構成できることを初めて示しました．提案する回路を応用することで，集積回路のセキュリティを一層向上できることが期待されます．

Hiromitsu Awano and Takashi Sato:
“Ising-PUF: A Machine Learning Attack Resistant PUF Featuring Lattice Like Arrangement of Arbiter-PUFs,” in Proc. of Design, Automation & Test in Europe (DATE), pp.1459-1464, Mar. 2018.