DAシンポジウム2018

投稿日: 2018年09月12日 作成者: hiromoto

2018年8月29〜31日に石川県加賀市山代温泉で開催されたDAシンポジウム2018において，D2の辺とM2の田中が研究発表を行いました (発表日は田中が30日，辺が31日)．

田中の発表はメモリスタを用いた等価な応答を返すPUF対の検討についてです．PUFは半導体の製造ばらつきを用いた認証を実現する回路です．PUFを用いた既存の認証方式では，認証側でChallenge Response Pair (CRP)を記録しなければならない問題がありました．本研究では，等価な応答を返すPUF対を提案することで，CRPを記録する必要のない認証を実現しました．提案PUF対は製造時に同時に二つ製造され，それぞれ等価なCRPを持つPUFです．提案PUF対認証では、CRPの記録による制限がなくなることで双方向の認証が可能になり，認証の安全性も高まります．SPICEシミュレーションを用いた解析によりCRPの一致率が1.0となり，提案PUF対でCRPを記録する必要のない認証を実現可能であることを確認しました．

辺の発表は，Approximate Computing (近似計算)を用いてLearning with Errors (LWE)復号におけるハードウェアリソースを削減するものです．近年，量子コンピュータに対しても安全とされているLWEに基づいた暗号方式が注目されています．LWE暗号における復号は、公開されるベクトルcと秘密鍵sの内積を取ることで計算できますが，元々cに含まれたエラーを吸収するため，復号手法は設計上，一定のエラーを許容できるようになっています．本発表では，復号失敗率に影響を与えない範囲で，元々のlog qビットよりも小さいkビットの精度を選び内積を近似計算することで，復号回路を簡略化する手法を提案しました．数値実験により，提案手法を用いてLP暗号方式を実装した結果，復号回路の遅延を23%，面積を約50%，電力を21%，そして復号側に送られる暗号文サイズを27%，同時に削減できることを示しました．

  • 田中 悠貴, 辺 松, 廣本 正之, 佐藤 高史:
    “メモリスタを用いた等価な応答を返すPUF対の検討”, 情報処理学会DAシンポジウム2018 (於 石川県加賀市山代温泉 ゆのくに天祥), pp.124-129, 2018年8月.
  • 辺 松, 廣本 正之, 佐藤 高史:
    “Approximate computingを用いたLWE暗号の高効率復号回路”, 情報処理学会DAシンポジウム2018 (於 石川県加賀市山代温泉 ゆのくに天祥), pp.208-213, 2018年8月.
カテゴリー: Conference/Workshop, Publication | タグ: , , , | DAシンポジウム2018 はコメントを受け付けていません。

ICSICT2018採録決定

投稿日: 2018年08月23日 作成者: ts

以下の論文が2018年10月30日より開催予定の国際会議 ICSICT2018 (2018 IEEE 14th International Conference on Solid-State and Integrated Circuit Technology) に採択されました．

  • Zhaoxing Qin, Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, and Takashi Sato:
    “An experimental design of robust current-mode arbiter PUF using organic thin film transistors,” in Proc. IEEE International Conference on Solid-State and Integrated Circuit Technology, 2018 (to appear).
  • Michiaki Saito, Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, and Takashi Sato:
    “Measurement and modeling of frequency degradation of an oTFT ring oscillator,” in Proc. IEEE International Conference on Solid-State and Integrated Circuit Technology, 2018 (to appear).
カテゴリー: Conference/Workshop | ICSICT2018採録決定 はコメントを受け付けていません。

京都大学オープンキャンパス2018 工学部・電気電子工学科

投稿日: 2018年08月21日 作成者: hiromoto

2018年8月10日(金)に京都大学オープンキャンパス2018が開催されました．本研究室が所属する工学部電気電子工学科では，大学での学生実験を実際に体験できる「学生実験体験」を行っています．今回はマイクロコンピュータを用いてLEDの発光パターンを制御する実験を行いました．本研究室からは廣本講師とM1の名倉が運営に携わりました．

カテゴリー: Event | 京都大学オープンキャンパス2018 工学部・電気電子工学科 はコメントを受け付けていません。

EMBC2018

投稿日: 2018年07月25日 作成者: hiromoto

2018年7月17日～21日に米国ハワイ国際会議場で開催された The 40th International Engineering in Medicine and Biology Conference (EMBC) 2018 にて本研究室の廣本が研究発表を行いました (発表日は7月20日)．

廣本の発表は，ビデオカメラにより撮影した映像から人の心拍数を推定する手法に関するものです．人の脈動に伴う血流変動により，皮膚表面の色が僅かに変化することが知られています．そのため顔等をビデオカメラにより撮影し，その色成分を解析することで心拍を捉えることが可能です．このような心拍推定に適した皮膚の部位を画像中から見付け出すために，従来は顔検出技術が主に用いられていました．これに対し本研究では，脈拍信号が含まれる可能性の高い部位を，機械学習により自動的に決定する手法を提案しました．これにより顔検出を行うことなく心拍推定ができるようになり，毎分1.1拍以下の誤差で高速に動画像から心拍推定を行えることを示しました．

  • Yuya Fujita, Masayuki Hiromoto, and Takashi Sato:
    “Fast and Robust Heart Rate Estimation from Videos Through Dynamic Region Selection,” in Proc. of Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC) (Honolulu, Hawaii), pp.3024-3027, July 2018.
カテゴリー: Conference/Workshop, Publication | タグ: | EMBC2018 はコメントを受け付けていません。

英文論文誌 IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciencesへの論文掲載

投稿日: 2018年07月25日 作成者: ts

以下の2つの論文が電子情報通信学会 英文論文誌 IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences に掲載されました．

1つ目の論文では，リングオシレータを用いた新しいPUF (Physically Unclonable Function) を提案しています．PUFは集積回路の物理的なばらつきを利用することで「チップの指紋」として使用できる回路として近年注目されています．本論文ではリングオシレータの瞬時値をPUFの出力として使用するMRO-PUFを提案しました．従来PUFの多くは，回路の遅延伝播時間によりPUFの出力を決定していたのに対し，MRO-PUFではモジュロ関数を用いることで遅延時間に対して非線形な関係を持つ値を出力します．これにより，機械学習によりPUFの出力を予測する攻撃（機械学習攻撃）に対し，従来型PUFの15倍程度の耐性を実現しました．

2つ目の論文では，メモリスタを用いたニューラルネットワークハードウェアにおける効率の良い学習方法を提案しています．メモリスタは受動素子の1種であり，通過した電荷量によりその抵抗値が変化する特性を持ちます．このメモリスタをアレイ状に多数接続することにより行列とベクトルの積和演算が行えることが知られており，これを用いることでニューラルネットワークのハードウェアを効率良く実現できます．本論文ではこのようなメモリスタニューラルネットワークを対象とし，学習時の主要な処理である勾配計算と重み更新の2つを統合することにより，学習速度を向上させる手法を提案しました．これにより，従来手法に比べ学習の収束時間を約1/2に短縮できることを示しました．

  • Masayuki Hiromoto, Motoki Yoshinaga, and Takashi Sato:
    “MRO-PUF: Physically Unclonable Function with Enhanced Resistance Against Machine Learning Attacks Utilizing Instantaneous Output of Ring Oscillator,” IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E101-A, No.7, pp.1035-1044, July 2018.
    DOI: 10.1587/transfun.E101.A.1035
  • Satoshi Yamamori, Masayuki Hiromoto, and Takashi Sato:
    “Efficient Mini-Batch Training on Memristor Neural Network Integrating Gradient Calculation and Weight Update,” IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E101-A, No.7, pp.1092-1100, July 2018.
    DOI: 10.1587/transfun.E101.A.1092
カテゴリー: Publication | タグ: , | 英文論文誌 IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciencesへの論文掲載 はコメントを受け付けていません。

DAC2018

投稿日: 2018年07月03日 作成者: ts

2018年6月25日～28日に米国カリフォルニア州サンフランシスコ市で開催されたThe 55th ACM/IEEE Design Automation Conference (DAC) 2018 にて本研究室の辺が研究発表を行いました (発表日は6月26日)．本会議は，集積回路設計におけるトップ会議であり，毎年，世界中から多数の参加者があります．

辺の発表は，Approximate Computing (近似計算)を用いてLearning with Errors (LWE)復号におけるハードウェアリソースを削減するものです．近年，量子コンピュータに対しても安全とされているLWEに基づいた暗号方式が注目されています．LWE暗号における復号は、公開されるベクトルcと秘密鍵sの内積を取ることで計算できますが，元々cに含まれたエラーを吸収するため，復号手法は設計上，一定のエラーを許容できるようになっています．本発表では，復号失敗率に影響を与えない範囲で，元々のlog qビットよりも小さいkビットの精度を選び内積を近似計算することで，復号回路を簡略化する手法を提案しています．数値実験により，提案手法を用いてLP暗号方式を実装した結果，復号回路の遅延を23%，面積を約50%，電力を21%，そして復号側に送られる暗号文サイズを27%，同時に削減できることを示しています．(採択率 21%=158/747)

  • Song Bian, Masayuki Hiromoto, and Takashi Sato:
    “DWE: Decrypting learning with errors with errors,” in Proc. of ACM/IEEE Design Automation Conference (DAC) (San Francisco, CA, USA), pp.10.3:1-10.3:6, June 2018.

    • DOI: 10.1145/3195970.3196032

カテゴリー: Conference/Workshop | タグ: , , | DAC2018 はコメントを受け付けていません。

英文論文誌Nonlinear Theory and Its Applications, IEICE (NOLTA)への論文掲載

投稿日: 2018年07月02日 作成者: ts

以下の論文が電子情報通信学会 英文論文誌 Nonlinear Theory and Its Applications, IEICE (NOLTA)に掲載されました．

この論文では，V-groove型のチャネル構造と埋込p層を持つSiC power MOSFETの回路シミュレーションモデルを提案しています．提案するモデルはデバイス物理に基づくものであり，寄生抵抗と寄生容量の電圧依存性を考慮しています．TCADシミュレーションにより，埋込p層が寄生抵抗と寄生容量の電圧依存性に与える影響を求め，モデルに反映することで，I-V特性とC-V特性を精度良くモデル化することが可能となりました．また，提案するモデルを用いた電力変換器の動作シミュレーションが，実測とよく一致することを確認しています．

  • Rui Zhou, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato:
    “Modeling of interelectrode parasitic elements of V-groove SiC MOSFET,” Nonlinear Theory and Its Applications, IEICE, Vol.9, No.3, pp.344-357, July. 2018.
    DOI: 10.1587/nolta.9.344
カテゴリー: Publication | タグ: , , , | 英文論文誌Nonlinear Theory and Its Applications, IEICE (NOLTA)への論文掲載 はコメントを受け付けていません。

ICCAD2018採録決定

投稿日: 2018年07月02日 作成者: ts

以下の論文が2018年11月5日より開催予定の国際会議IEEE/ACM 2018 International Conference on Computer Aided Design (ICCAD) に採択されました．

Hidenori Gyoten, Masayuki Hiromoto, and Takashi Sato:
“Enhancing the solution quality of hardware Ising-model solver via parallel tempering,” in Proc. of IEEE/ACM International Conference on Computer-Aided Design (ICCAD) (San Diego, CA, USA), November 2018 (to appear).

カテゴリー: Conference/Workshop | タグ: , , | ICCAD2018採録決定 はコメントを受け付けていません。

CVPRW/EVW2018

投稿日: 2018年06月28日 作成者: hiromoto

2018年6月18日～22日に米国ユタ州ソルトレイクシティで開催されたThe 14th IEEE Embedded Vision Workshop 2018 (IEEE Conference on Computer Vision and Pattern Recognition (CVPR2018) の併催WS) にて本研究室卒業生の氏家氏が研究発表を行いました (発表日は6月18日)．

氏家の発表は，畳み込みニューラルネットワーク（CNN）を用いたリアルタイム物体検出手法に関するものです．CNNは高い物体検出性能を実現できる一方で，演算量やパラメータ数が大きく組込み機器などエネルギー制約が厳しい環境での実装が課題となっています．本発表では動画像コーデックの符号化時に生じた動きベクトルを用いて基準フレームの物体検出結果を補間・追跡する手法を提案し，一定範囲で検出性能を維持した上で物体検出FPSを1/12等に削減できることを示しました．

  • Takayuki Ujiie, Masayuki Hiromoto, and Takashi Sato:
    “Interpolation-Based Object Detection Using Motion Vectors for Embedded Real-Time Tracking Systems,” in Proc. of IEEE Conference on Computer Vision and Pattern Recognition Workshops (CVPRW) (Salt Lake City, UT, USA), pp.729-737, June 2018.
カテゴリー: Conference/Workshop, Publication | タグ: | CVPRW/EVW2018 はコメントを受け付けていません。

IEICE VLD/CAS/SIP/MSS研究会

投稿日: 2018年06月23日 作成者: hiromoto

2018年6月14, 15日に北海道大学で開催された電子情報通信学会VLD/CAS/SIP/MSS研究会にて本研究室M1の名倉が研究発表を行いました（発表日は14日）．

名倉の発表はストカスティック計算(Stochastic computing, SC)と呼ばれる計算手法を用いた省面積な積和演算器に関するものです．高精度かつ汎用的な機械学習手法であるニューラルネットワークが近年注目されていますが，学習や推論における計算量が大きく，ハードウェアで実装する際の回路面積や消費電力が大きくなることが課題となっています．ビット列中の1の数により数値を表して演算を行うストカスティック計算に着目し，ニューラルネットワーク中の主要な計算である積和演算を精度良く実行できる演算器を提案しました．提案演算器をニューラルネットワークに適用して評価した結果，既存の SC による積和演算器とほぼ同程度の回路面積・消費電力のまま，認識精度を大幅に向上できることを示しました．

  • 名倉 健太, 廣本 正之, 佐藤 高史:
    “ストカスティック計算を用いたニューラルネットワークハードウェアのための省面積積和演算器”, 電子情報通信学会技術研究報告(VLSI設計技術研究会) (於 北海道大学フロンティア応用科学研究棟), Vol.118, No.83, VLD2018-18, pp.81-86, 2018年6月.
カテゴリー: Conference/Workshop, Publication | タグ: , | IEICE VLD/CAS/SIP/MSS研究会 はコメントを受け付けていません。