以下の論文のIEEE Transactions on CADへの採録が決定しました。
Michihiro Shintani, Takumi Uezono, Tomoyuki Takahashi, Kazumi Hatayama, Takashi Aikyo, Kazuya Masu, and Takashi Sato, “A Variability-Aware Adaptive Test Flow for Test Quality Improvement,” to appear in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems.
以下の論文のIEICE Transactions on Electronics への採録が決定しました。
電子情報通信学会 英文論文誌 IEICE Transactions on Electronics に、以下の論文が掲載されました(京大学術情報レポジトリ)。シミュレーションと実測によりLSIの電源・グラウンド間容量の変化を求めており、携帯機器の低ノイズ化設計等で特に重要となる精度の良いLSIの電源モデルの構築に役立ちます。
本論文は村田製作所・東工大との共同研究の成果です。
平成25年12月18日（水）19:00〜，天寅にて忘年会を行いました．中村行宏名誉教授にもご参加いただき，今年一年を振り返りつつ来年へ向けた建設的な会となりました．
台湾Yuan Ze University (元智大学)のRung-Bin Lin先生とその学生一行が京都大学に来られました．本研究室の佐藤による京都大学の紹介，およびLin先生による元智大学の紹介の他，学生同士によるディスカッション，キャンパスツアーや昼食会などが行われました．本研究室からは修士課程の清水，曹が参加し，海外の学生と直接触れ合える有意義な経験をすることができました．
平成25年12月18日(水)19時00分〜の予定で忘年会を開催予定です．現教員・学生はもちろん中村行宏名誉教授も参加されます．当研究室卒業生やゆかりのある方で参加可能な方は是非お問い合わせ下さい．
VMC2013の出張では，Stanford大学も訪問しています．d.schoolを訪問して，デザイン思考の訓練方法について情報収集をしてきました．大学の本屋では，日本の先生が著された物理の教科書を発見しました．
2013年11月21日にSan Joseで開催されたIEEE/ACM Workshop on Variability Modeling and Characterization (VMC2013)においてD2の粟野が集積回路の長期信頼性に関する発表を行いました．
集積回路は摩耗故障の少ないデバイスといわれていますが，微細化に伴い経年劣化が問題となってきました．特にバイアス温度不安定性(BTI)と呼ばれる特性劣化が問題視されています．
本発表では，数百個のトランジスタにおいて測定したBTI劣化特性のばらつきを報告しました．従来，BTI劣化を測定するためには1つのトランジスタあたり数時間から1日程度の時間を要しており，ばらつきの測定は不可能でした．これを解決するために，測定を並列に実行できる回路方式を考案し65nmプロセスで回路を試作しました．
BTI劣化においてばらつきを考慮することで，楽観的あるいは悲観的な劣化予測を防ぐことが可能となります．
Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato, “Statistical Observation of NBTI and PBTI Degradations,” Workshop on variability modeling and characterization (VMC), November 2013. (San Jose, CA).
また，同じワークショップにて佐藤が招待講演を行いました．
Takashi Sato, “A device array for flexible BTI characterization (invited talk),” Workshop on variability modeling and characterization (VMC), November 2013. (San Jose, CA)
2013年10月28日～31日に中国深センにおいて開催された ASICON 2013 で本研究室の佐藤が講演をしました(発表日は10月30日)。
Takashi Sato, “Statistical simulation methods for analyzing performance of low supply voltage circuits (invited),” in Proc. IEEE 10th International Conference on ASIC (ASICON), pp.103-106, September, 2013. (Best Western Shenzhen Felicity Hotel, Shenzhen, China)
本論文では、低消費電力回路設計において非常に重要となるばらつき考慮設計のためのシミュレーション方法についてレビューしています。学会で海外の先生方と技術交流を行ったほか、秋葉原のような電気街も見て、電気電子工学分野における中国の活気に新たな刺激を受けました。
IEEE Transactions on Electron Devices に論文が掲載されました。
J.B. Velamala, K.B. Sutaria, H. Shimizu, H. Awano, T. Sato, G. Wirth, and Y. Cao, “Compact Modeling of Statistical BTI Under Trapping/Detrapping,” IEEE Transactions on Electron Devices, vol.60, no.11, pp.3645-3654, Nov. 2013. (doi: 10.1109/TED.2013.2281986)
URL: http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6612719&isnumber=6637023
本論文では、半導体デバイスの新しいシミュレーションモデルを提案しています。回路の長期的信頼性の予測に欠かせない、温度不安定性 (BTI: Bias temperature instability) を簡潔に表すモデル式を求めて、これを実験により検証しています。提案するモデルにより、様々な電子機器の信頼性を高めることができ、半導体を用いた安全かつ安心な社会形成に役立ちます。
本研究は、米国アリゾナ州立大学 (Prof. Yu Cao), Federal University of Rio Grande do Sul (Prof. Gilson Wirth)との共同研究の成果によるものです。
