ICCAD2018

2018年11月5日〜8日にカリフォルニア州サンディエゴで開催されたInternational Conference on Computer-Aided Design (ICCAD) 2018 にて,本研究室OBの業天が研究成果の発表を行いました (発表日は11月6日,採択率は98/400=25%).

業天の発表は,イジングモデルを用いた組合せ最適化問題向けプロセッサに関するものです.イジングモデルは磁性体の振舞いを模擬した数理モデルであり,組合せ最適化問題を高速に解くことが可能な新しい計算技術として注目されています。しかし現状では,真の最適解が求まる確率が低く,問題によっては制約を満たす解が求められないという課題があります.本研究では,レプリカ交換モンテカルロ法を適用し,これをハードウェア実装向けに近似したアーキテクチャを提案しました.最大カット問題を例として提案アーキテクチャを評価し,最適解を得る確率が向上していること,また,既存のソフトウェアソルバと比較して最適解を得るまでの時間を100倍以上短縮可能であることを確認しました.

  • Hidenori Gyoten, Masayuki Hiromoto, and Takashi Sato, “Enhancing the solution quality of hardware Ising-model solver via parallel tempering,” in Proc. IEEE/ACM International Conference on Computer-Aided Design (ICCAD), November 2018.
    DOI: 10.1145/3240765.3240806
カテゴリー: Conference/Workshop, Publication | タグ: , , | ICCAD2018 はコメントを受け付けていません。

ICSICT2018

2018年10月31日~11月3日に青島市(中国)で開催されたInternational Conference on Solid-State and Integrated Circuit Technology (ICSICT)にて齊藤とQinが研究発表を行いました。また佐藤が招待講演を行いました (発表日はいずれも11月1日)。

Qinの発表は有機トランジスタを用いたPUF回路の設計についてです。PUF回路はデバイスの製造上のばらつきを利用した認証を実現する回路です。また、有機トランジスタが柔軟な基板の上で製造できることなどの特長を生かし、フレキシブルかつ複製困難なタグを実現を目指しています。本発表では、電流を利用する電流モードのArbiter PUFであるCMA-PUFを提案しました。提案回路は、使用トランジスタ数の少ないシンプルな構造であることから、まだ発展中で特性変動の大きい有機トランジスタを用いても安定した動作が期待できます。シミュレーションにより、提案回路は既存回路である遅延モードのArbiter PUFとほぼ同じ性能を達成し、回路面積を52%低減できることを確認しました。

齊藤の発表は有機薄膜トランジスタ(oTFT)の時間劣化に関するものです。oTFTはその特徴からウェアラブルデバイスなどへの応用に期待が寄せられる一方、Si MOSFETと比較して寿命が短いという特徴を持っておりその寿命を見積もることは回路設計において非常に重要な課題となっています。本研究では、単体oTFTとoTFTを用いた回路の時間経過による特性変化を測定、調査するとともに、単体oTFTの測定から得られた特性を用いることで、測定された回路の特性変化と同様の変化傾向をシミュレーションできることを確認しました。
以上二つの発表は、産総研、奈良先端大との共同研究です.

佐藤の招待講演は、パワーデバイスの容量特性測定に関するものです。電力変換効率への影響が大きい入力容量を、スイッチングベースで求める試みについて、これまでの研究成果を報告しました。

  • Zhaoxing Qin, Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, and Takashi Sato, “An experimental design of robust current-mode arbiter PUF using organic thin film transistors,” in Proc. IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), pp.1-6, November 2018.
  • Michiaki Saito, Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, and Takashi Sato, “Measurement and modeling of frequency degradation of an oTFT ring oscillator,” in Proc. IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), pp.1-6, November 2018.
  • Takashi Sato, “A transient approach for input capacitance characterization of power devices (invited),” in Proc. IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), pp.1-6, November 2018.
カテゴリー: Conference/Workshop, Publication | タグ: , , | ICSICT2018 はコメントを受け付けていません。

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciencesへの論文採録決定

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences への以下の論文の採録が決定しました.

  • Song Bian, Masayuki Hiromoto, and Takashi Sato:
    “Hardware-Accelerated Secured Naive Bayesian Filter Based on Partially Homomorphic Encryption,” IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, (to appear).
カテゴリー: Publication | タグ: , | IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciencesへの論文採録決定 はコメントを受け付けていません。

DATE2019採録決定

以下の論文が2019年3月25日より開催予定の国際会議 DATE2019 (Design, Automation, and Test in Europe 2019) に採択されました.

  • Song Bian, Masayuki Hiromoto, and Takashi Sato: “DArL: Dynamic Parameter Adjustment for LWE-based Secure Inference” (DATE) (Florence, Itary), March. 2019 (to appear).
カテゴリー: Conference/Workshop | タグ: , , | DATE2019採録決定 はコメントを受け付けていません。

VDECだより記事掲載

東京大学 大規模集積システム設計教育研究センター(VDEC)が発行しているVDEC便り2018年10月15日 第37号に研究室紹介の記事が掲載されました。記事で使われている写真は、実験室で有機トランジスタの特性を測定している様子を写したものです。

カテゴリー: Announcement | VDECだより記事掲載 はコメントを受け付けていません。

2018年度研究室旅行

9/16(日),17(月)に和歌山県へ研究室旅行に行きました.
一日目は友ヶ島,二日目は養翠園,和歌山マリーナシティ,和歌山城を観光しました.
台風の影響を懸念していましたが,当日は天候にも恵まれ,良い気分転換となりました.

カテゴリー: Event | 2018年度研究室旅行 はコメントを受け付けていません。

2018年 電子情報通信学会 ソサイエティ大会

2018年9月11日〜14日に金沢大学角間キャンパスで開催された電子情報通信学会ソサイエティ大会において本研究室の小野が研究発表を行いました(発表日は9月13日).

小野の発表はNBTI(負バイアス温度不安定性)劣化によるArbiter PUFの応答の変化についてです.PUFは半導体の製造ばらつきからチップ固有の応答を出力する回路です.回路を構成するMOSFETは経年劣化により特性が変化することが知られており,PUFの応答の変化が懸念されます.
本研究では,2つの信号経路の遅延時間差を利用するArbiter PUFについて,NBTI劣化による応答の変化を反応拡散モデルに基づくしきい値電圧の変化を組み込んだ回路シミュレーションにより解析しました.その結果,ミリ秒等の短時間であっても回路を使用すると劣化により応答が変化すること,オン時間が長くなるに伴い応答の変化割合が大きくなること,劣化量のばらつきの大きさと応答の変化割合に正の相関が存在すること,初期遅延時間差が小さい応答ほど変化しやすいこと,を明らかにしました.この結果は,より信頼性の高いPUF回路の設計に役立ちます.

  • 小野 龍輝, 田中 悠貴, 新 瑞徳, 辺 松, 廣本 正之, 佐藤 高史, “NBTI劣化によるArbiter PUFの応答変化に関する検討,” 電子情報通信学会ソサイエティ大会, p.184, 2018年9月.
カテゴリー: Conference/Workshop, Publication | タグ: , , , | 2018年 電子情報通信学会 ソサイエティ大会 はコメントを受け付けていません。

SSDM 2018

2018年9月9日~13日に東京大学本郷キャンパスで開催されたInternational Conference on Solid State Devices and Materials (SSDM)にて齊藤が研究発表を行いました (発表日は9月12日)。

齊藤の発表は有機トランジスタを用いたBuskeeper PUFのリセット動作の改善についてです.有機トランジスタはフィルムなどの柔軟な素材の上に製造出来ることなどの特性から,新たな回路を作成できるデバイスとして期待が寄せられています.また,PUFは製造ばらつきを利用した複製困難な出力を得ることが出来る回路です.本研究ではフレキシブルかつ複製困難なタグの実現を目指しています.
今回の発表は,有機トランジスタを用いて作成したBuekeeper PUFでは,短時間に複数回の出力を得る際に必要となる状態リセットが出来ないという課題があることを実験により見出し,これを改善するためのリセット回路を提案しています.提案した回路により、期待通りのリセットが行えることを確認しました.
本研究は、産総研、奈良先端大との共同研究です。

  • Michiaki Saito, Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, Masayuki Hiromoto, and Takashi Sato, “On the reset operation of organic cross-coupled inverter,” in Proc. International Conference on Solid State Devices and Materials (SSDM), pp.565-566, September 2018.
カテゴリー: Conference/Workshop, Publication | タグ: , , | SSDM 2018 はコメントを受け付けていません。

ASP-DAC2019採録決定

以下の論文が2019年1月21日より開催予定の国際会議 ASP-DAC2019 (24th Asia and South Pacific Design Automation Conference) に採択されました(採択率35%=102/292).

  • Song Bian, Masayuki Hiromoto, and Takashi Sato:
    “Towards Practical Homomorphic Email Filtering: A Hardware-Accelerated Secure Naive Bayesian Filter,” in Proc. of Asia and South Pacific Design Automation Conference (ASP-DAC) (Tokyo Odaiba Waterfront, Japan), Jan. 2019 (to appear).
カテゴリー: Conference/Workshop | タグ: , , | ASP-DAC2019採録決定 はコメントを受け付けていません。

情報処理学会コンピュータサイエンス領域奨励賞・SLDM研究会 優秀発表学生賞 受賞

8/29〜31に開催されたDAシンポジウム2018にて,M2の田中が「情報処理学会コンピュータサイエンス領域奨励賞」および「第181回SLDM研究会 優秀発表学生賞優秀発表学生賞」を受賞しました.

  • 田中 悠貴, 辺 松, 廣本 正之, 佐藤 高史:
    “双安定リング回路の収束時間により瞬時値応答を得る発振回路PUF”, 電子情報通信学会技術研究報告(デザインガイア2017 -VLSI設計の新しい大地-) (於 くまもと県民交流館パレア), Vol.117, No.273, VLD2017-40, pp.79-84, 2017年11月.
カテゴリー: Announcement, Award | タグ: , , | 情報処理学会コンピュータサイエンス領域奨励賞・SLDM研究会 優秀発表学生賞 受賞 はコメントを受け付けていません。