2016年3月15日～16日に米国カリフォルニア州サンタクララ市で開催された International Symposium on Quality Electronic Design (ISQED) 2016 にて，M1の辺が研究発表を行いました (発表日は16日)．
辺の発表は，大規模回路におけるNBTI劣化の推定手法に関するものです．半導体製造技術の進展に伴う負の側面として，トランジスタにおける負バ イアス温度不安 定性(NBTI)などの経年劣化が顕在化しており，プロセッサに代表される論理回路の信頼性と性能が劣化する問題が生じています．本発表では，三次元 Lookup Table (LUT) を用いて，精度を保ちつつ大規模回路の遅延時間を高速に計算する手法を提案しました．数値実験により，回路シミュレータを用いる場合に比べ，最大5.6% 程度の誤差で約4000倍の高速化が可能であることを示しました．
- Song Bian, Michihiro Shintani, Shumpei Morita, Masayuki Hiromoto, and Takashi Sato:
“Nonlinear Delay-Table Approach for Full-Chip NBTI Degradation Prediction,” in Proc. of International Symposium on Quality Electronic Design (ISQED), pp.307-312, Mar. 2016.
DOI: 10.1109/ISQED.2016.7479219
