情報回路方式研究室

以下の論文が国際会議 ISQED 2017 (International Symposium on Quality Electronic Design) に採択されました．

• Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato:
  “Comparative Study of Path Selection and Objective Function in Replacing NBTI Mitigation Logic,” in Proc. of International Symposium on Quality Electronic Design (ISQED) (Santa Clara, CA), Mar. 2017 (to appear).

以下の論文が国際会議 ICMTS 2017 (International Conference on Microelectronic Test Structures) に採択されました．

• Kazuki Oishi, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato:
  “Input Capacitance Determination of Power MOSFETs from Switching Trajectories,” in Proc. of International Conference on Microelectronic Test Structures (ICMTS) (Grenoble, France), Mar. 2017 (to appear).

2016年11月21日～24日に広島国際会議場で開催された Asian Test Symposium (ATS 2016) にて本研究室M2の辺が研究発表を行いました (発表日は24日)．

辺の発表は，プロセッサにおけるNBTI緩和手法に関するものです．トランジスタにおける負バイアス温度不安定性(NBTI)などの経年劣化は， プロセッサに代表される論理回路の遅延を著しく劣化させることが知られています．本発表では，最悪ケースの遅延劣化をを防ぐために、特殊論理ゲートとNOP命令組み合わせて用いることで，プロセッサの経年劣化を緩和する手法を提案しました．また，経年劣化抑止ゲートの数を最小化するための遺伝的アルゴリズムに基づいた準最適化手法を提案しました．数値実験により，経年劣化は45%ほど緩和され，寿命が約6倍延長されたことが確認されました．

• Song Bian, Michihiro Shintani, Zheng Wang, Masayuki Hiromoto, Anupam Chattopadhyay, and Takashi Sato:
  “Runtime NBTI Mitigation for Processor Lifespan Extension via Selective Node Control,” in Proc. of IEEE Asian Test Symposium (ATS), pp.234-239, Nov. 2016.
  DOI: 10.1109/ATS.2016.31

2016年11月10日に米国テキサス州オースティンで開催されたIEEE/ACM Workshop on Variability Modeling and Characterization （VMC) 2016にて特定助教の新谷とM1の森田が研究発表を行いました．

新谷の発表は，パワーデバイスの真贋判定を目的としたデバイス個体識別手法に関するものです．本研究では，デバイス特性のばらつきを利用したデバイス特定手法を提案しました．特定手法では，機械学習の１種であるRandom Forestを用い，35個のパワーMOSFETを98.5%の精度で識別できることを示しました．

森田の発表は、集積回路のNBTI劣化を緩和するセルの置換箇所を高速に選択する手法に関するものです．集積回路中の多数の候補から効果的な置換箇所を選択するためには多くの計算時間が必要となります．本発表では，回路中の信号経路を類似性の観点からクラスタリングし，各クラスタから一つの信号経路を抽出することで遅延計算時間を削減しました．また，置換候補箇所の枝刈りを行い置換候補箇所を削減しました．評価実験から，本手法により従来手法の63倍の高速化を達成できることを示しました．

• Michihiro Shintani, Kazuki Oishi, Rui Zhou, Masayuki Hiromoto, and Takashi Sato:
  “Unique Device Identification Framework for Power MOSFETs Using Inherent Device Variation,” in Proc. of IEEE/ACM Workshop on Variability Modeling and Characterization (VMC), Nov. 2016.
• Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato:
  “Representative Path Approach for Time-Efficient NBTI Mitigation Logic Replacement,” in Proc. of IEEE/ACM Workshop on Variability Modeling and Characterization (VMC), Nov. 2016.

2016年11月7日～9日に米国アーカンソー州フェイエットビルで開催されたThe IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA)にて特定助教の新谷とM1の大石が研究発表を行いました (発表日は11月8日)．

新谷の発表は，埋込P層を有するV溝構造のSiCパワーMOSFETに関するものです．埋込P層を有することで，V溝構造SiCパワーMOSFETの信頼性を飛躍的に向上させることができます．本研究では，この構造のSiCパワーMOSFETの回路シミュレーションモデルを提案しています．提案モデルは，埋込P層による影響をデバイスシミュレーション結果から容量特性の電圧依存性を確認しモデル化することで，実際のデバイスにおける静特性をよく模擬できることを確認しました．

大石の発表はパワーMOSFETの熱伝達特性測定手法に関するものです．これまでに我々は測定系の制御方式の観点から2つの測定手法を提案してきました．本発表ではそれらを比較することで両手法の正当性を検証し，また両手法の利点と欠点を明らかにしました．

• Michihiro Shintani, Kazuki Oishi, Rui Zhou, Masayuki Hiromoto, and Takashi Sato:
  “A Circuit Simulation Model for V-Groove SiC Power MOSFET,” in Proc. of the 4th IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA), pp.286-290, Nov. 2016.
  DOI: 10.1109/WiPDA.2016.7799954
• Kazuki Oishi, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato:
  “Identifications of Thermal Equivalent Circuit for Power MOSFETs through In-Situ Channel Temperature Estimation,” in Proc. of the 4th IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA), pp.308-313, Nov. 2016.
  DOI: 10.1109/WiPDA.2016.7799958