IEEE 論文誌 (IEEE Transactions on Device and Materials Reliability)への論文掲載

以下の論文がIEEE Transactions on Device and Materials Reliabilityへ掲載されました.

Hiromitsu Awano, Masayuki Hiromoto and Takashi Sato, “BTIarray: A Time-overlapping Transistor Array for Efficient Statistical Characterization of Bias Temperature Instability,” IEEE Transactions on Device and Materials Reliability, vol.14, no.3, pp.833-843, Sept. 2014. (doi:10.1109/TDMR.2014.2327164)
URL: http://ieeexplore.ieee.org/xpl/articleDetails.jsp?tp=&arnumber=6823176

集積回路は摩耗故障などが比較的少ないデバイスであると考えられてきました.しかし,近年のトランジスタではゲート酸化膜の厚さは原子数個分に達しており,非常に微細な素子の劣化は無視できないほどに増大しています.劣化を取り扱う際に問題となるのは,その測定時間の長さです.劣化は本来,数年スパンで緩やかに進行するため,加速環境で測定したとしても数時間から数日程度の時間が必要となります.さらに,微細なトランジスタでは,各々のトランジスタで特性が大きくばらつくため,1つのトランジスタで劣化特性を測定するだけでは不十分であり,数百から数千個のトランジスタで劣化を測定する必要があります.本論文ではバイアス温度不安定性(Bias Temperature Instability, BTI)と呼ばれる劣化現象に焦点を当て,トランジスタ毎の劣化測定を並列化させることで,単体トランジスタの劣化測定とほぼ同じ時間で数百トランジスタでの劣化測定を可能としました.また65nmプロセスで提案回路を試作し,BTI劣化のばらつきがトランジスタのチャネル面積に反比例して増大することを実験的に確認しました.本研究成果は劣化の統計的測定及びモデリングに寄与するものであり,集積回路の長期信頼性を向上させるための基盤技術の1つであると言えます.

カテゴリー: Publication タグ: , パーマリンク