Index

• 論文誌
  • 論文誌 平成23年度(2011年度) 1件
• 査読付き会議
  • 査読付き会議 平成23年度(2011年度) 13件
• 研究会及び全国大会
  • 研究会及び全国大会 平成23年度(2011年度) 12件

論文誌 平成23年度(2011年度) 1件

• Ryusuke Miyamoto, Hiroki Sugano, Hiroyuki Ochi, and Yukihiro Nakamura:
  "Hardware Accelerator for Robust Object Tracking Using a Cascade Particle Filter," Journal of Signal Processing, Vol.15, No.3, pp.215-223, May 2011.
  
  

査読付き会議 平成23年度(2011年度) 13件

• Tetsuro Miyakawa, Koh Yamanaga, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato:
  "Acceleration of Random-Walk-Based Linear Circuit Analysis Using Importance Sampling," in Proc. of GLSVLSI 2011 (Lausanne, Switzerland), pp.211-216, May 2011.
  DOI: 10.1145/1973009.1973051
  
  
• Takashi Sato, Tadamichi Kozaki, Takumi Uezono, Hiroshi Tsutsui, and Hiroyuki Ochi:
  "A Stress-Parallelized Device Array for Efficient Bias-Temperature Stability Measurement," in Proc. of IEEE International Workshop on Design for Manufacturability and Yield 2011 (DFM&Y) (San Diego Convention Center, San Diego, California, USA), pp.19-22, June 2011.
  
  
• 今川 隆司, 湯浅 洋史, 筒井 弘, 越智 裕之, 佐藤 高史:
  "配線資源の信頼性モデルを用いた粗粒度再構成可能アーキテクチャ向け選択的三重化の最適化手法", 情報処理学会DAシンポジウム2011 (於 岐阜県下呂市 ホテル下呂温泉水明館), 2011年8月.
  
  
• 川島 潤也, 越智 裕之, 筒井 弘, 佐藤 高史:
  "エネルギー最小化と動作保証を考慮したサブスレッショルド回路の設計指針の検討", 第24回 回路とシステムワークショップ (於 淡路夢舞台国際会議場), pp.401-406, 2011年8月. [奨励賞受賞]
  
  
• 片山 健太朗, 筒井 弘, 越智 裕之, 佐藤 高史:
  "複数不良領域を持つ回路歩留まり解析のための逐次重点的サンプリング法", 情報処理学会DAシンポジウム2011 (於 岐阜県下呂市 ホテル下呂温泉水明館), 2011年8月. [DAシンポジウム2011優秀発表学生賞受賞]
  
  
• Junya Kawashima, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato:
  "A Design Strategy for Sub-Threshold Circuits Considering Energy-Minimization and Yield-Maximization," in Proc. of IEEE International SOC Conference (SOCC) (Taipei, Taiwan), pp.57-62, Sep. 2011. [IEEE Kansai Section Student Paper Award]
  DOI: 10.1109/SOCC.2011.6085076
  
  
• Takashi Sato, Tadamichi Kozaki, Takumi Uezono, Hiroshi Tsutsui, and Hiroyuki Ochi:
  "A Device Array for Efficient Bias-Temperature Instability Measurements," in Proc. of European Solid-State Device Research Conference (ESSDERC) (Finlandia Hall, Helsinki, Finland), pp.143-146, Sep. 2011.
  DOI: 10.1109/ESSDERC.2011.6044214
  
  
• Jyothi Bhaskarr Velamala, Takashi Sato, and Yu Cao:
  "Statistical Aging Prediction and Characterization Using Trapping/detrapping Based NBTI Models," in Proc. of Workshop on Variability Modeling and Characterization (VMC) (San Jose, CA), p.11, Nov. 2011.
  
  
• Michihiro Shintani and Takashi Sato:
  "Getting the Most Out of IDDQ Testing," in Proc. of Workshop on Variability Modeling and Characterization (VMC) (San Jose, CA), p.8, Nov. 2011.
  
  
• Hiroshi Yuasa, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato:
  "Acceleration Scheme for Monte Carlo Based SSTA Using Generalized STA Processing Element," in Proc. of ACM/IEEE International Workshop on Timing Issues (TAU) (Taipei, Taiwan), Jan. 2012.
  
  
• Hiroshi Yuasa, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato:
  "Hardware Architecture for Accelerating Monte Carlo Based SSTA Using Generalized STA Processing Element," in Proc. of the 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2012) (B-con Plaza, Beppu, Oita, Japan), pp.205-210, Mar. 2012.
  
  
• Takashi Imagawa, Takahiro Oue, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato:
  "GPU Acceleration of Cycle-Based Soft-Error Simulation for Reconfigurable Array Architectures," in Proc. of the 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2012) (B-con Plaza, Beppu, Oita, Japan), pp.88-93, Mar. 2012.
  
  
• Takashi Sato, Hiromitsu Awano, Hirofumi Shimizu, Hiroshi Tsutsui, and Hiroyuki Ochi:
  "Statistical Observations of NBTI-Induced Threshold Voltage Shifts on Small Channel-Area Devices," in Proc. of International Symposium on Quality Electrical Design (ISQED) (Santa Clara, CA), pp.306-311, Mar. 2012.
  DOI: 10.1109/ISQED.2012.6187510
  
  

研究会及び全国大会 平成23年度(2011年度) 12件

• 吉川 哲史, 筒井 弘, 奥畑 宏之, 尾上 孝雄:
  "Retinex階調補正におけるハロー効果の抑制に関する検討", 電子情報通信学会技術研究報告 (於 石垣市健康福祉センター), Vol.111, No.78, SIS2011-18, pp.93-98, 2011年6月.
  
  
• 前野 達生, 筒井 弘, 尾上 孝雄:
  "インペインティングに基づくデインタレースの画質特性評価", 電子情報通信学会技術研究報告 (於 石垣市健康福祉センター), Vol.111, No.78, SIS2011-19, pp.99-104, 2011年6月.
  
  
• 佐方 剛, 成木 保文, 奥村 隆昌, 金本 俊幾, 増田 弘生, 佐藤 高史, 橋本 昌宜, 古川 且洋, 田中 正和, 山中 俊輝:
  "CMOSドライバ回路遅延のNBTI劣化ばらつき特性解析", 情報処理学会DAシンポジウム2011 (於 岐阜県下呂市 ホテル下呂温泉水明館), pp.195-200, 2011年8月.
  
  
• Zhi Li, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato:
  "A Sensor-Based Self-Adjustment Approach for Controlling I/O Buffer Impedance," in Proc. of IEICE Society Conference (Sapporo, Japan), C-12-45, p.120, Sep. 2011.
  
  
• 森下 拓海, 筒井 弘, 越智 裕之, 佐藤 高史:
  "ヤコビ法を用いた電源回路網解析の GPU 実装", 電子情報通信学会ソサイエティ大会 (於 北海道大学), A-3-10, p.84, 2011年9月.
  
  
• 清水 裕史, 筒井 弘, 越智 裕之, 佐藤 高史:
  "EM法によるMOSデバイス界面状態数の自動推定", 電子情報通信学会ソサイエティ大会 (於 北海道大学), C-12-18, p.93, 2011年9月.
  
  
• 粟野 皓光, 清水 裕史, 筒井 弘, 越智 裕之, 佐藤 高史:
  "ランダムテレグラフノイズモデル化のためのパラメータ推定法の検討", 電子情報通信学会技術研究報告(デザインガイア2011 -VLSI設計の新しい大地-) (於 ニューウェルシティ宮崎), Vol.111, No.324, VLD2011-66, DC2011-42, pp.85-90, 2011年11月.
  
  
• 宮川 哲朗, 筒井 弘, 越智 裕之, 佐藤 高史:
  "ゼロ分散推定重点的サンプリングを用いたランダムウォークによる線形回路の過渡解析", 電子情報通信学会技術研究報告(デザインガイア2011 -VLSI設計の新しい大地-) (於 ニューウェルシティ宮崎), Vol.111, No.324, VLD2011-64, DC2011-40, pp.73-78, 2011年11月.
  
  
• 森下 拓海, 筒井 弘, 越智 裕之, 佐藤 高史:
  "ブロック反復法による電源回路網解析の高速化", 電子情報通信学会技術研究報告(デザインガイア2011 -VLSI設計の新しい大地-) (於 ニューウェルシティ宮崎), Vol.111, No.324, VLD2011-63, DC2011-39, pp.67-71, 2011年11月.
  
  
• 新谷 道広, 佐藤 高史:
  "プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み", 電子情報通信学会技術研究報告(ディペンダブルコンピューティング研究会), pp.49-54, 2012年2月.
  
  
• 山長 功, 佐藤 高史:
  "低ESRと高ESRコンデンサの組み合わせ使用による電源インピーダンスの低減手法", エレクトロニクス実装学会 全国大会, 2012年3月.
  
  
• 新谷 道広, 佐藤 高史:
  "IDDQ 電流による大域プロセスばらつきの推定手法", 電子情報通信学会技術研究報告(VLSI設計技術研究会), pp.1-6, 2012年3月.
  
  

generated at 2022/07/21 15:05:29