对不起，此内容只适用于English和日本語。
对不起，此内容只适用于日本語。
对不起，此内容只适用于日本語。
在2013年11月21日San Jose举办的IEEE/ACM Workshop on Variability Modeling and Characterization (VMC2013)会议中，D2的粟野先生发表了关于集成电路长期信赖性的文章。虽然集成电路被称为消磨损耗非常低的器件，但是随着尺寸的缩小，器件老化带来的问题也日益加重。特别是偏置电压随温度的不稳定性（BTI）越来越受到重视。 在此次发表中，讲述了对于数百晶体管的关于BTI劣化特性的偏差的测量。通常对BTI裂化的测量，1个晶体管往往要花费数小时到一天的时间，使偏差的测量变得不可能。为了解决这一问题，采用并行测量的电路设计方案，进行了65nm工艺芯片的制作。 在对BTI劣化中偏差的分析，可以防止乐观的或悲观的劣化预测。 Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato, “Statistical Observation of NBTI and PBTI Degradations,” Workshop on variability modeling and characterization (VMC), November 2013. (San Jose, CA). 同时，在同一个Workshop中，佐藤先生也进行了演讲 Takashi Sato, … Continue reading
2013年3月18日～22日Design, Automation & Test in Europe (DATE) 2013在法国格勒诺布尔市举办，本研究室今川学长和2009年度本研究室在籍的Rákossy先生进行了研究成果发表。 Zoltán Endre Rákossy, Masayuki Hiromoto, Hiroshi Tsutsui, Takashi Sato, Yukihiro Nakamura, and Hiroyuki Ochi: “Hot-Swapping Architecture with Back-Biased Testing for Mitigation of Permanent Faults in Functional Unit Array,” Design, Automation & Test … Continue reading
森下同学(M2)的论文被GLSVLSI2013 (5月)采用。论文题目为: Takumi Morishita, Hiroshi Tsutsui, Hiroyuki Ochi and Takashi Sato, “Fast and Memory-Efficient GPU Implementations of Krylov Subspace Methods for Efficient Power Grid Analysis,” Proc. of GLSVLSI (Paris, France), May. 2013 (to appear).
This gallery contains 4 photos.
本研究室博士生新谷先生与佐藤教授于ASPDAC2013做了研究发表。 新谷先生的研究成果大大提高了隐含在VLSI设计中存在的技术故障的检出精度。宫川先生 (2012年3月毕业生) 的研究成果则是实现了通过随机游走 (Random Walk) 技术对VLSI的电源设计品质进行高速验证。特别是对于频域分析领域的研究，本研究成果则是确立了世界领先的地位。以上的研究成果与技术，对我们日常使用的电子产品的安全性和信赖性的提高做出了巨大的贡献!
以下两篇论文将发表在ASP-DAC 2013（采用率97/311=31.2%） Michihiro Shintani and Takashi Sato, “An Adaptive Current-Threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation,” ACM/IEEE Asia South Pacific Design Automation Conference (ASP-DAC) (Pacifico Yokohama, Yokohama, Japan), Jan. 2013 (to appear). Tetsuro Miyakawa, Hiroshi Tsutsui, Hiroyuki … Continue reading
以下两篇论文被DATE2013采用并将发表。根据本次论文审查的统计结果，在829篇论文中，有206篇通过了审查（审查采用率24.8%）。 Takashi Imagawa, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato, “A Cost-Effective Selective TMR for Heterogeneous Coarse-Grained Reconfigurable Architectures Based on DFG-Level Vulnerability Analysis,” DATE 2013 (Grenoble, France), Mar. 2013 (to appear), short presentation. Zoltan Endre Rakosi, Masayuki Hiromoto, Hiroshi Tsutsui, … Continue reading
2012年11月8日，VMC2012 (IEEE/ACM Workshop on Variability Modeling and Characterization 2012)在美国加利福尼亚州圣何塞市隆重开幕，本研究室进行了研究成果的海报发表，并于附近的计算机历史博物馆就计算机的发展史参观学习。 Michihiro Shintani and Takashi Sato, “Adaptive Current-Threshold Determination for Accurate IDDQ Testing,” IEEE/ACM Workshop on Variability Modeling and Characterization (VMC2012), November 2012.
