VMC2015

2015年11月5日にAustinで開催されたIEEE/ACM Workshop on Variability Modeling and Characterization (VMC2015)において,D3の粟野が歩留り解析の高効率化に関する発表を行いました.微細なトランジスタでは,原子レベルの製造ばらつきがトランジスタ全体の特性を大きく変化させてしまうため,製造ばらつきが回路に与える影響を正確に見積もる技術が重要となっています.本発表では組み合わせ回路の遅延歩留り解析に特化した手法を提案し,既存手法と比較して14倍から最大で300倍の解析速度が実現可能であることを実験によって確かめました.

  • Hiromitsu Awano and Takashi Sato:
    “Fast Monte Carlo for Timing Yield Estimation Via Line Sampling,” in Proc. of Workshop on variability modeling and characterization (VMC) (Austin, TX), Nov. 2015.
カテゴリー: Conference/Workshop, Publication タグ: , パーマリンク