语言
Tags
- ACM
- ASP-DAC
- Award
- BBQ
- DAC
- DAS
- DATE
- design
- device model
- device modeling
- Event
- GLSVLSI
- heart rate
- homomorphic encryption
- ICCAD
- IEE
- IEEE
- IEICE
- IPSJ
- ISCAS
- ISQED
- Journal
- JSAP
- KWS
- Neural network
- novel computation
- organic
- organic circuit
- Party
- power device
- power electronics
- puf
- reliability
- RPPG
- SASIMI
- secure inference
- security
- SSDM
- statistical simulation
- Synthesis
- vital sensing
- VLD
- 研究会
- 研究室見学
- 野球大会
-
Recent Posts
Categories
Kyoto University
Static links
Meta
Archives
Yearly Archives: 2013
2013年度 忘年会
平成25年12月18日（周三）19:00〜，在天寅餐厅举办了忘年会．中村行宏名誉教授也莅临参加，在忘年会上回顾了一年的成果并对下一年的工作提出了建设性的讨论。
Posted in Event
Comments Off on 2013年度 忘年会
(日本語) Yuan Ze University交流会
台湾的元智大学的Rung-Bin Lin教授与其同学一行人来访问了京都大学。本研究室的佐藤教授介绍了京都大学的概况之后Lin教授也介绍了元智大学的概况。之后两校学生之间进行了讨论，校园游览与午餐会等活动。本研究室方面由清水同学，曹效倫同学参加，在于海外学生的交流中收获到很有意义的经验。
Posted in Event
Comments Off on (日本語) Yuan Ze University交流会
(日本語) 忘年会案内
预定于平成25年12月18日（周三）19时00分～开始举办忘年会。现教员，学生还有中村行宏名誉教授将参加。平成25年12月18日(水)19時00分〜の予定で忘年会を開催予定です．現教員・学生はもちろん中村行宏名誉教授も参加されます．当研究室卒業生やゆかりのある方で参加可能な方は是非お問い合わせ下さい．
Posted in Announcement, Event
Comments Off on (日本語) 忘年会案内
Stanford d.school
在VMC2013这次出访中，也造访的Stanford大学。在d.school的访问过程中，收集了一些关于Design思考的训练方法的信息。在该校的书店中，发现了日本的教授撰写的物理教科书。
VMC2013
在2013年11月21日San Jose举办的IEEE/ACM Workshop on Variability Modeling and Characterization (VMC2013)会议中，D2的粟野先生发表了关于集成电路长期信赖性的文章。虽然集成电路被称为消磨损耗非常低的器件，但是随着尺寸的缩小，器件老化带来的问题也日益加重。特别是偏置电压随温度的不稳定性（BTI）越来越受到重视。 在此次发表中，讲述了对于数百晶体管的关于BTI劣化特性的偏差的测量。通常对BTI裂化的测量，1个晶体管往往要花费数小时到一天的时间，使偏差的测量变得不可能。为了解决这一问题，采用并行测量的电路设计方案，进行了65nm工艺芯片的制作。 在对BTI劣化中偏差的分析，可以防止乐观的或悲观的劣化预测。 Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato, “Statistical Observation of NBTI and PBTI Degradations,” Workshop on variability modeling and characterization (VMC), November 2013. (San Jose, CA). 同时，在同一个Workshop中，佐藤先生也进行了演讲 Takashi Sato, … Continue reading
ASICON 2013
2013年10月28日～31日，ASICON 2013在中国深圳举办，本研究室的佐藤进行了演讲. Takashi Sato, “Statistical simulation methods for analyzing performance of low supply voltage circuits (invited),” in Proc. IEEE 10th International Conference on ASIC (ASICON), pp.103-106, September, 2013. (Best Western Shenzhen Felicity Hotel, Shenzhen, China) 本论文中，回顾了在低耗能电力回路中非常重要的考虑分散的电路设计时利用的模拟方法.在学会上与海外的老师进行技术交流之余，去看了像秋叶原那样的电器街，感受到了中国电器电子界的活力.
(日本語) IEEE 論文誌 (IEEE Transactions on Electron Devices) への論文掲載
在 IEEE Transactions on Electron Devices 上刊登了论文. J.B. Velamala, K.B. Sutaria, H. Shimizu, H. Awano, T. Sato, G. Wirth, and Y. Cao, “Compact Modeling of Statistical BTI Under Trapping/Detrapping,” IEEE Transactions on Electron Devices, vol.60, no.11, pp.3645-3654, Nov. 2013. (doi: 10.1109/TED.2013.2281986) URL: http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6612719&isnumber=6637023 … Continue reading
Posted in Publication
Tagged IEEE, Journal
Comments Off on (日本語) IEEE 論文誌 (IEEE Transactions on Electron Devices) への論文掲載
SASIMI 2013
2013年10月21日～22日，SASIMI 2013 在札幌举办，本研究室的今川做了海报发表(发表日为10月21日). 今川的发表是关于，在利用时间多重化的粗粒度可再构成体系结构(CGRA)中的应用程序回路的布局和布线. 在回路面积被限制的情况下，时间多重化是比空間多重化效率更高的电路平均寿命改善方法. 在本研究中，特别考虑了通过把它应用到 CGRA 可同时提高软错误和硬错误的容错. 但是，通过这个方法达成的硬错误容错和电路性能间有权衡关系，本发表证明了通过应用程序回路的布局和布线可以控制此权衡关系. 通过此研究，可以预期医疗、车载、基础设施等领域的LSI系统的高效率的信赖性改善. “SASIMI 2013 Outstanding Paper Award” Imagawa, Masayuki Hiromoto, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato: “Place-and-Route Algorithms for a Reliability-Oriented Coarse-Grained Reconfigurable Architecture using Time Redundancy,” The 18th Workshop on Synthesis And System Integration … Continue reading
(日本語) IEICE Transactions on Electronics への採録決定
以下论文被 IEICE Transactions on Electronics 采用了. Koh Yamanaga, Shiho Hagiwara, Ryo Takahashi, Kazuya Masu, and Takashi Sato, “State-Dependence of On-Chip Power Distribution Network Capacitance: Measurement and Analysis, to appear in IEICE Transactions on Electronics, Vol.E97-C, No.1, Jan. 2014.
Posted in Publication
Tagged IEICE, Journal
Comments Off on (日本語) IEICE Transactions on Electronics への採録決定