预定面向学部三年级同学的研究室参观会

Posted on 02/13/13 Wednesday by admin

佐藤高史研究室在2月21日(周四)至22日(周四)举行了面向学部三年级同学的研究室见学会。
详细信息请参考
http://www.pass.cce.i.kyoto-u.ac.jp/?page_id=1428
注: 研究室配属対象者是指四年级预定进入研究室做毕业研究的三年级学生

Posted in Announcement | Tagged , | Comments Off on 预定面向学部三年级同学的研究室参观会

ACM/IEEE ASPDAC 2013

Posted on 01/27/13 Sunday by ts

This gallery contains 4 photos.

本研究室博士生新谷先生与佐藤教授于ASPDAC2013做了研究发表。 新谷先生的研究成果大大提高了隐含在VLSI设计中存在的技术故障的检出精度。宫川先生 (2012年3月毕业生) 的研究成果则是实现了通过随机游走 (Random Walk) 技术对VLSI的电源设计品质进行高速验证。特别是对于频域分析领域的研究，本研究成果则是确立了世界领先的地位。以上的研究成果与技术，对我们日常使用的电子产品的安全性和信赖性的提高做出了巨大的贡献!

More Galleries | Comments Off on ACM/IEEE ASPDAC 2013

(日本語) IEICE 論文誌への論文掲載

Posted on 12/31/12 Monday by admin

对不起，此内容只适用于English和日本語。

Posted in Publication | Tagged , | Comments Off on (日本語) IEICE 論文誌への論文掲載

2012年 ICD研究会

Posted on 12/20/12 Thursday by admin

This gallery contains 9 photos.

2012年12月17-18日，川島同学（修士二年级）在東京工业大学大岡山キャンパス举行的 “ICD 学生・若手研究会” 上做了以下研究成果的发表。 川島 潤也, 越智 裕之, 筒井 弘, 佐藤 高史, ”チップ試作による最小動作電圧予測手法の評価”, 平成24年 ICD 学生・若手研究会 (於 東京工業大学 大岡山キャンパス 東工大蔵前会館), pp.3-8, 2012年12月.

More Galleries | Comments Off on 2012年 ICD研究会

2012 IEEE Student Branch Leadership Training Workshop in Japan Council at Meiji University

Posted on 12/20/12 Thursday by admin

This gallery contains 6 photos.

2012年12月15日(周六)，“IEEE Student Branch Leadership Training Workshop” 在明治大学駿河台キャンパス举行。本研究室川島同学（研二）和奥畑同学（研一）代表京大学生支部（Student Branch）参加了本次交流。

More Galleries | Comments Off on 2012 IEEE Student Branch Leadership Training Workshop in Japan Council at Meiji University

关于2012年忘年会的通知

Posted on 12/14/12 Friday by admin

2012年度忘年会预定于12月25日（星期二）19点开始，忘年会地点预定在京都木屋町付近。本研究室师生全员，以及本研究室名誉教授中村行宏教授将参加本次忘年会。现诚邀本研究室的毕业生参加本次忘年会，如果时间合适的话，请各位毕业生前辈联系我们。非常感谢。

Posted in Announcement, Event | Tagged , | Comments Off on 关于2012年忘年会的通知

IEICE 论文发表

Posted on 12/12/12 Wednesday by admin

以下2篇论文被IEICE电子通信期刊采用 :

  • Hiroshi Yuasa, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato, “Parallel Acceleration Scheme for Monte Carlo Based SSTA using Generalized STA Processing Element,” IEICE Transactions on Electronics, Apr. 2013 (to appear).
  • Takashi Imagawa, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato, “A Cost-Effective Selective TMR for Coarse-Grained Reconfigurable Architectures Based on DFG-Level Vulnerability Analysis,” IEICE Transactions on Electronics, Apr. 2013 (to appear).
Posted in Publication | Tagged , | Comments Off on IEICE 论文发表

APSIPA ASC 2012

Posted on 12/10/12 Monday by admin

2012年12月3～6日间，本研究室筒井助教授在美国好莱坞举办的Asia-Pacific Signal and Information Processing Association (APSIPA) Annual Summit and Conference (ASC) 2012会议进行了自己的研究发表（发表日为12月5日）

  • Hiroshi Tsutsui, Satoshi Yoshikawa, Hiroyuki Okuhata, and Takao Onoye, “Halo Artifacts Reduction Method for Variational Based Realtime Retinex Image Enhancement,” in Proc. of APSIPA ASC 2012, Dec. 2012.
Posted in Conference/Workshop | Tagged | Comments Off on APSIPA ASC 2012

JST International Symposium on Dependable VLSI Systems 2012

Posted on 12/10/12 Monday by admin

2012年12月1日，DVLSI国際シンポジウム2012 (JST International Symposium on Dependable VLSI Systems 2012) 在FUJISOFT AKIBA PLAZA 5F AKIBA HALL举办。本研究室就参与的「ロバストファブリックを用いたディペンダブルVLSIプラットフォーム」研究课题中相关研究进行了海报海报发表。（本课题是JST CREST的「ディペンダブルVLSIシステムの基盤技術」研究领域中的一个课题，课题带头人为小野寺教授）

Posted in Conference/Workshop | Tagged , | Comments Off on JST International Symposium on Dependable VLSI Systems 2012

Design Gaia 2012

Posted on 11/27/12 Tuesday by admin

李志同学（修士课程2年级）在2012 VLD研究会做了研究发表，以下是研究题目。

  • Zhi Li, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato, “Accurate I/O Buffer Impedance Self-Adjustment using Vth and Temperature Sensors,” IEICE Technical Report, Vol.112, No.320, VLD2012-79, DC2012-45, pp.117-122, Nov. 2012.
Posted in Conference/Workshop | Tagged , , , | Comments Off on Design Gaia 2012