Author Archives: ts

(日本語) IEEE Transactions on Device and Materials Reliabilityへの論文採録決定

Posted on 03/03/14 Monday by ts

对不起，此内容只适用于日本語。

Posted in Publication | Tagged , | Comments Off on (日本語) IEEE Transactions on Device and Materials Reliabilityへの論文採録決定

第26回 电路与Worshop奖励奖 获奖！

Posted on 02/18/14 Tuesday by ts

本研究室M2的藤田同学获得『第26回 回路とシステムワークショップ 奨励賞』的奖赏．受賞論文的題目是，「画像の圧縮センシングにおける画像内圧縮率の適応的変更手法」．

Posted in Award | Tagged | Comments Off on 第26回 电路与Worshop奖励奖 获奖！

(日本語) 3回生(研究室配属対象者)向け研究室見学会

Posted on 02/16/14 Sunday by ts

对不起，此内容只适用于日本語。

Posted in Announcement, Event | Comments Off on (日本語) 3回生(研究室配属対象者)向け研究室見学会

(日本語) 電子情報通信学会 ディペンダブルコンピューティング研究会(DC)

Posted on 02/13/14 Thursday by ts

2014年2月10日在东京的机械振兴会馆召开的电子情报通信学会ディペンダブルコンピューティング研究会（DC）上，本研究室的新谷先生进行了发表。 随着半导体工艺的逐渐缩小，电路的特性偏差的影响逐渐显著，对确保半导体的信赖性是非常重要的。在本发表中，提案了一种推定电路特性偏差的高精度技术。一直以来，都采用与电路功能无关的环振荡器等专用电路嵌入被测电路中进行偏差的推定。针对这一问题本提案手法为，利用适用于量产检测的最大操作频率检测，不使用追加电路的方法而进行高精度的偏差推定。根据这一技术，将可实现低成本的电路信赖性的提高。 新谷 道広, 佐藤 高史, “最大動作周波数テストの枠組みを用いたデバイスパラメータ推定手法,” 電子情報通信学会技術研究報告, vol. 113, no. 430, DC2013-85, pp. 37-42, 2014年2月.

Posted in Conference/Workshop | Tagged , , | Comments Off on (日本語) 電子情報通信学会 ディペンダブルコンピューティング研究会(DC)

一篇文章被收录于IEEE Transactions on CAD

Posted on 01/21/14 Tuesday by ts

以下文章被收录于 IEICE Transactions on Electronics. Michihiro Shintani, Takumi Uezono, Tomoyuki Takahashi, Kazumi Hatayama, Takashi Aikyo, Kazuya Masu, and Takashi Sato, “A Variability-Aware Adaptive Test Flow for Test Quality Improvement,” to appear in IEEE Transactions on Computer-Aided Design of Integrated Circuits … Continue reading →

Posted in Publication | Tagged , | Comments Off on 一篇文章被收录于IEEE Transactions on CAD

一篇文章被收录于 IEICE Transactions

Posted on 01/06/14 Monday by ts

以下文章被收录于IEICE Transactions on Electronics. Shiho Hagiwara, Takanori Date, Kazuya Masu, and Takashi Sato, “Hypersphere Sampling for Accelerating High-Dimension and Low-Failure Probability Circuit-Yield Analysis,” to appear in IEICE Transactions on Electronics.

Posted in Publication | Tagged , | Comments Off on 一篇文章被收录于 IEICE Transactions

(日本語) IEICE 論文誌への論文掲載

Posted on 01/01/14 Wednesday by ts

電子情報通信学会 英文論文誌 IEICE Transactions on Electronics 中，刊载了以下文章。 Koh Yamanaga, Shiho Hagiwara, Ryo Takahashi, Kazuya Masu, and Takashi Sato, “State-Dependence of On-Chip Power Distribution Network Capacitance,” IEICE Transactions on Electronics, Vol.E97-C, No.1, pp.77-84, Jan. 2014.

Posted in Publication | Tagged , | Comments Off on (日本語) IEICE 論文誌への論文掲載

Stanford d.school

Posted on 12/03/13 Tuesday by ts

在VMC2013这次出访中，也造访的Stanford大学。在d.school的访问过程中，收集了一些关于Design思考的训练方法的信息。在该校的书店中，发现了日本的教授撰写的物理教科书。

Posted in Event | Tagged , | Comments Off on Stanford d.school

VMC2013

Posted on 11/29/13 Friday by ts

在2013年11月21日San Jose举办的IEEE/ACM Workshop on Variability Modeling and Characterization (VMC2013)会议中，D2的粟野先生发表了关于集成电路长期信赖性的文章。虽然集成电路被称为消磨损耗非常低的器件，但是随着尺寸的缩小，器件老化带来的问题也日益加重。特别是偏置电压随温度的不稳定性（BTI）越来越受到重视。 在此次发表中，讲述了对于数百晶体管的关于BTI劣化特性的偏差的测量。通常对BTI裂化的测量，1个晶体管往往要花费数小时到一天的时间，使偏差的测量变得不可能。为了解决这一问题，采用并行测量的电路设计方案，进行了65nm工艺芯片的制作。 在对BTI劣化中偏差的分析，可以防止乐观的或悲观的劣化预测。 Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato, “Statistical Observation of NBTI and PBTI Degradations,” Workshop on variability modeling and characterization (VMC), November 2013. (San Jose, CA). 同时，在同一个Workshop中，佐藤先生也进行了演讲 Takashi Sato, … Continue reading →

Posted in Conference/Workshop | Tagged , , | Comments Off on VMC2013

ASICON 2013

Posted on 11/04/13 Monday by ts

2013年10月28日～31日，ASICON 2013在中国深圳举办，本研究室的佐藤进行了演讲. Takashi Sato, “Statistical simulation methods for analyzing performance of low supply voltage circuits (invited),” in Proc. IEEE 10th International Conference on ASIC (ASICON), pp.103-106, September, 2013.　(Best Western Shenzhen Felicity Hotel, Shenzhen, China) 本论文中，回顾了在低耗能电力回路中非常重要的考虑分散的电路设计时利用的模拟方法.在学会上与海外的老师进行技术交流之余，去看了像秋叶原那样的电器街，感受到了中国电器电子界的活力.

Posted in Conference/Workshop | Tagged , | Comments Off on ASICON 2013