DAC2017

2017年6月18日~22日に米国テキサス州オースチン市で開催されたDesign Automation Conference (DAC) 2017にてD1の辺が研究発表を行いました(発表日は6月22日).

辺の発表は,大規模回路におけるNBTI劣化の推定ライブラリ構築に関するものです.近年,特性ばらつきの増加や経年劣化の増大が問題視されています.経年劣化メカニズムの一種としてのNBTI劣化は,精確な推定が難しい現象の一つです.従来のアプローチでは,NBTI劣化の推定に高次元化されたタイミングライブラリを補間で用いることが一般的であり,非現実的なライブラリサイズが大きな課題でした.本発表では,高次元なライブラリではなく,機械学習アルゴリズムに基づきNBTI劣化後の遅延を予測する手法を提案しました.数値実験により,提案手法は4%以内の誤差で劣化後遅延予測を達成することができ,高次元ライブラリを用いずとも従来のSTAと同等な精度を実現できることを示しました .

DACは,集積回路の設計に関する最大かつ最も権威のある学会です.大規模な展示会や複数のワークショップが併設され,多数の参加者で賑わいます.

  • Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato:
    “LSTA: Learning-Based Static Timing Analysis for High-Dimensional Correlated On-Chip Variations,” in Proc. of ACM/IEEE Design Automation Conference (DAC), 73.3, June 2017.
    DOI: 10.1145/3061639.3062280
カテゴリー: Conference/Workshop, Publication タグ: , , パーマリンク