2015年8月26〜28日に石川県加賀市山代温泉で開催されたDAシンポジウム2015において，D3の粟野とM1の辺が発表を行いました (発表日はいずれも8月28日)．また，27日に行われたアルゴリズムデザインコンテストにB4の藤田，業天が出場し，ナンバーリンクパズルの解法と速度を競いました．
粟野の発表概要は以下のとおりです：
集積回路の微細化に伴い，特性ばらつきの増加・経年劣化の増大が問題視されています．集積回路を構成するSRAMやフリップ・フロップといった要素回路には極めて高い信頼性が要求されるため，特性ばらつきや劣化が回路の信頼性（不良確率）に与える影響を事前に見積もるための技術が重要性を増してきています．粟野の発表では，単一のモンテカルロ解析のみで，経年劣化によって時間変化する不良確率の推定を可能としました．従来であれば，チップが製造されてから1年，2年，…，10年と時間を変えて解析する必要があり，解析時間の増大が問題でした．数値実験により，提案手法は，独立に不良確率を解析する場合と比較して10倍程度の高速化が可能であることを示しました．
辺の発表は，大規模回路におけるNBTI劣化の推定手法に関するものです．半導体製造技術の進展に伴う負の側面として，トランジスタにおける負バ イアス温度不安 定性(NBTI)などの経年劣化が顕在化しており，プロセッサに代表される論理回路の信頼性と性能が劣化する問題が生じています．本発表では，三次元Lookup Table (LUT) を用いて，精度を保ちつつ回路の遅延時間を高速に計算する手法を提案しました．数値実験により，回路シミュレータを用いる場合に比べ，最大13%程度の誤差で約4000倍の高速化が可能であることを示しました．
- 粟野 皓光, 廣本 正之, 佐藤 高史:
“デバイス特性の経年劣化に起因する不良確率変化の効率的な解析手法”, 情報処理学会DAシンポジウム2015, pp.169-174, 2015年8月. - Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato:
“Fast Estimation on NBTI-Induced Delay Degradation Based on Signal Probability,” 情報処理学会DAシンポジウム2015, pp.181-186, Aug. 2015. - 藤田 雄也, 業天 英範, 氏家 隆之, 大石 一輝, 森田 俊平:
“ヒューリスティックな経路削減に基づく深さ優先探索ナンバーリンクソルバ”, 情報処理学会DAシンポジウム2015 アルゴリズムデザインコテスト, 2015年8月.
