第40回パルテノン研究会

2014年9月29日に京都大学吉田キャンパスで開催された第40回パルテノン研究会において,D3の今川とM2の岡崎が発表を行いました.また,中村行宏名誉教授による特別企画講演「パルテノン研究会22年の歩みと今後の展開」がありました.

今川の発表は,粗粒度再構成可能アーキテクチャのソフトエラー耐性を向上させるための時間多重化手法を提案するものです.従来の時間多重化においては,全ての出力データに対して比較・多数決を行うために,完全に同一な処理が繰り返されていました.これに対して提案手法では,故障発生率の低さ等に注目して,処理結果の中にエラーが検出されたり,それ以上の冗長な処理が不要と判定された時点で,アプリケーション回路の動作を打ち切るようにしました.これにより,発生したエラーの訂正が不可能になる確率が低くなることが期待できます.本発表中の評価においても,提案手法の信頼性が標準的な時間多重化手法よりも最大で 2.5 倍程度高くなることが示されました.

岡崎の発表は,FPGAを用いたデバイス特性自動測定環境の構築に関する報告です.近年トランジスタの特性ばらつきの影響が増大しており,集積回路の信頼性を脅かす要因となっています.特性ばらつきは確率分布で表現されるため,この影響を実機で検証するためには膨大な数のデバイス計測が必須となります.本発表では,このような大量の計測を実現するためにFPGAを用いて自動測定環境を構築しました.測定シナリオごとにFPGA上回路を変更することで,効率的に十数万のフリップフロップを計測しました.測定で得られたフリップフロップの最小動作電圧分布から,既に回路シミュレーションによって明らかにされていた最小動作電圧の予測法,改善法が実際の設計でも有効であることが確認できました.

  • 今川 隆司, 廣本 正之, 越智 裕之, 佐藤 高史:
    “粗粒度再構成可能アーキテクチャ向けの省メモリな耐ソフトエラー時間多重化手法”, 第40回パルテノン研究会, pp.37-44, 2014年9月.
  • 岡崎 剛, 川島 潤也, 廣本 正之, 佐藤 高史:
    “フリップフロップの最小動作電圧計測のためのFPGAを用いた自動測定環境の構築”, 第40回パルテノン研究会, pp.1-6, 2014年9月.
カテゴリー: Conference/Workshop タグ: パーマリンク