VLSI设计技术研究会 (VLD)

VLSI设计技术研究会(VLD研究会)在冲绳县青年会馆举办,本研博士课程学长新谷先生发表了自己的研究成果。
IDDQ法是通过判断集成电路中漏电流的大小来判定生产的芯片是否有故障或者瑕疵。通过本研究,可以实行现短时间,高精度的集成电路或者片上系统的故障判断。

  • 新谷道広, 佐藤高史, “パラメータ推定に基づくIDDQ 電流しきい値決定のオンラインテストに向けた高速化,” 電子情報通信学会技術研究報告 (於 沖縄県青年会館), vol. 112, no. 451, VLD2012-137, pp. 7-12, 2013年3月.
This entry was posted in Conference/Workshop and tagged , , . Bookmark the permalink.