VLSI設計技術研究会 (VLD)

沖縄県青年会館で開催されたVLD研究会にて,博士課程学生の新谷氏が研究成果の発表を行いました.

IDDQ法では,製造されたチップが故障を含むかどうかを回路の漏れ電流の大小により判定します.この際の判定基準として用いるしきい値電流の計算時間を,高速化しようとする研究です.本研究により,回路およびシステムの故障検出をより短時間で行うことができるようになり,信頼性向上が期待できます.

  • 新谷道広, 佐藤高史, “パラメータ推定に基づくIDDQ 電流しきい値決定のオンラインテストに向けた高速化,” 電子情報通信学会技術研究報告 (於 沖縄県青年会館), vol. 112, no. 451, VLD2012-137, pp. 7-12, 2013年3月.
カテゴリー: Conference/Workshop タグ: , , パーマリンク