Monthly Archives: 十一月 2013

VMC2013

在2013年11月21日San Jose举办的IEEE/ACM Workshop on Variability Modeling and Characterization (VMC2013)会议中,D2的粟野先生发表了关于集成电路长期信赖性的文章。虽然集成电路被称为消磨损耗非常低的器件,但是随着尺寸的缩小,器件老化带来的问题也日益加重。特别是偏置电压随温度的不稳定性(BTI)越来越受到重视。 在此次发表中,讲述了对于数百晶体管的关于BTI劣化特性的偏差的测量。通常对BTI裂化的测量,1个晶体管往往要花费数小时到一天的时间,使偏差的测量变得不可能。为了解决这一问题,采用并行测量的电路设计方案,进行了65nm工艺芯片的制作。 在对BTI劣化中偏差的分析,可以防止乐观的或悲观的劣化预测。 Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato, “Statistical Observation of NBTI and PBTI Degradations,” Workshop on variability modeling and characterization (VMC), November 2013. (San Jose, CA). 同时,在同一个Workshop中,佐藤先生也进行了演讲 Takashi Sato, … Continue reading

Posted in Conference/Workshop | Tagged , , | Comments Off on VMC2013

ASICON 2013

2013年10月28日~31日,ASICON 2013在中国深圳举办,本研究室的佐藤进行了演讲. Takashi Sato, “Statistical simulation methods for analyzing performance of low supply voltage circuits (invited),” in Proc. IEEE 10th International Conference on ASIC (ASICON), pp.103-106, September, 2013. (Best Western Shenzhen Felicity Hotel, Shenzhen, China) 本论文中,回顾了在低耗能电力回路中非常重要的考虑分散的电路设计时利用的模拟方法.在学会上与海外的老师进行技术交流之余,去看了像秋叶原那样的电器街,感受到了中国电器电子界的活力.

Posted in Conference/Workshop | Tagged , | Comments Off on ASICON 2013

(日本語) IEEE 論文誌 (IEEE Transactions on Electron Devices) への論文掲載

在 IEEE Transactions on Electron Devices 上刊登了论文. J.B. Velamala, K.B. Sutaria, H. Shimizu, H. Awano, T. Sato, G. Wirth, and Y. Cao, “Compact Modeling of Statistical BTI Under Trapping/Detrapping,”  IEEE Transactions on Electron Devices, vol.60, no.11, pp.3645-3654, Nov. 2013. (doi: 10.1109/TED.2013.2281986) URL: http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6612719&isnumber=6637023 … Continue reading

Posted in Publication | Tagged , | Comments Off on (日本語) IEEE 論文誌 (IEEE Transactions on Electron Devices) への論文掲載