SSDM2017

2017年9月19日~22日に仙台国際センターで開催されたInternational Conference on Solid State Devices and Materials (SSDM)にて研究発表を行いました (発表日は9月21日)。
この発表は、有機トランジスタの製造性を向上させる回路解析フローに関するものです。有機トランジスタ製造のためのメタルマスクは、外部からの応力により容易に変形してしまう恐れがあります。従来は、変形の恐れがあるパターンを複数マスクに分割して形成して変形を防いでいましたが、配線長が長くなる傾向があるなど回路性能の低下が懸念されていました。本研究では回路性能の解析とメタルマスクの応力解析を組合せたフローを提案しており、これにより回路性能の低下を抑えつつメタルマスクの変形を低減することが可能となる見通しを得ています。本研究は、産総研、奈良先端大との共同研究です。

  • Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, Masayuki Hiromoto, and Takashi Sato, “A design-analysis flow considering mechanical stability of metal masks for organic CMOS circuits,” in Proc. IEEE International Conference on Solid State Devices and Materials (SSDM), pp.91-92, September 2017.
カテゴリー: Conference/Workshop, Publication | タグ: | SSDM2017 はコメントを受け付けていません。

2017年 電子情報通信学会 ソサイエティ大会

2017年9月12日〜15日に東京都市大学 世田谷キャンパスで開催された電子情報通信学会ソサイエティ大会において本研究室B4のQINが研究発表を行いました(発表日は14日).

QINの発表は,有機トランジスタCMOS回路の製造に使用するメタルマスクのデザインルールに関するものです.有機トランジスタは,薄くて曲げられる基板上に印刷により回路を構成できる技術として近年注目が集まっています.有機トランジスタを用いたCMOS回路の製造工程ではメタルマスクを使用しますが,これを磁力により固定する際にパターンによっては変形する可能性があります.そこで本研究ではマスクパターンのデザインルールを検討するため,典型的ないくつかのマスクパターンを対象にCEAツールによる応力解析を行い,その最大変位を確認しました.マスクの変形を許容範囲内に抑えるためには,回路特性とマスク形状の双方を考慮したマスク設計が必要であることを示しました.

  • Zhaoxing Qin, 新谷 道広, 栗原 一徳, 小笠原 泰弘, 廣本 正之, 佐藤 高史:
    “有機トランジスタCMOS回路製造のためのメタルマスクの要素設計ルールに関する一検討”, 電子情報通信学会ソサイエティ大会 , A-6-9, 2017年9月.
カテゴリー: Conference/Workshop, Publication | タグ: | 2017年 電子情報通信学会 ソサイエティ大会 はコメントを受け付けていません。

2017年度研究室旅行

9月2日(土),3日(日)に,小豆島へ研究室旅行に行きました.3時間の長い船旅の後,1日目にはエンジェルロードを歩き,2日目にはロープウェイで寒霞渓を一望し,最後にオリーブ園のオリーブを堪能しました.

カテゴリー: Event | 2017年度研究室旅行 はコメントを受け付けていません。

Cheng Zhuo先生講演会

2017年9月5日(火)に、浙江大学のProf. Chen Zhuoをお招きして、高速メモリの階層間をまたがる最適設計に関する講演会をしていただきました。

From System to PHY: Optimization for modern memory

With modern memory continuing contributing significant power, it is highly desirable to lower supply voltage for the memory, thereby effectively limiting its power consumption. However, due to the ever-growing system complexity (host and memory) and performance demands, in tradition, designers are very conservative with memory supply voltage and scale at a much slower pace compared with core and GPU. Now, with the popularity of HBM and HMC, memory may become even more power hungry. Designers have to be more aggressive with memory’s voltage scaling, but such a goal is not easy to meet without hurting performance and signal integrity. In particular, the challenges arise from two perspectives:
-System. A comprehensive memory system starts from host controller through off-chip channel to memory. Due to the increasing interactions between host and memory, the entire system needs to be investigated altogether to avoid over-pessimism.
-Model. Model needs to account for both accuracy and efficiency. In order to enable a system-level design exploration, it is crucial to model the power delivery impacts on memory performance, which are dynamic and happen within the entire system from passive interconnects to active circuits.
In this talk, we will cover the aforementioned challenges and present our recent researches on modern memory’s power and performance from a system perspective. At system level, we will discuss how to incorporate front-end SoC architecture to back-end models to enable the system level simulations. At model level, we will go through back-end modeling details covering all the possible coupling effects between power delivery and memory signal, from transmitter, channel to receiver. We will then present experimental results on necessary trade-offs to enable our design exploration and early-stage validation.

カテゴリー: Event | タグ: | Cheng Zhuo先生講演会 はコメントを受け付けていません。

マレーシア工科大学 研究室見学会

本学におけるワイルド&ワイズ共学教育プログラムの一環として,9/5(火)にマレーシア工科大学の学生が本研究室の見学に訪れました.LSI設計技術等についての研究紹介を行った後,実験室の見学等を行いました.学生からは積極的に質問が飛び出す等,活気に溢れる見学会となりました.

カテゴリー: Event | タグ: | マレーシア工科大学 研究室見学会 はコメントを受け付けていません。

JSTフェア 2017

2017年8月31日、9月1日に東京ビッグサイトで開催されたJSTフェアにて、本研究室の研究開発成果を発表しました。京都地区スーパークラスタープログラムでの成果発表の一部として「電気・熱特性を同時考慮可能なSiCパワーMOSFETのデバイスモデル」について、ポスターとビデオによる展示を行いました。多くの来場者にご覧いただき我々の研究成果の活用方法や今後の展開について貴重なご意見をうかがうことができました。また、活気あふれる会場の雰囲気に大いに刺激を受けました。

カテゴリー: Event | タグ: | JSTフェア 2017 はコメントを受け付けていません。

SLDM研究会 優秀論文賞・DAシンポジウム2016優秀発表学生賞 受賞

8/30〜9/1に開催されたDAシンポジウム2017にて,D1の辺が「システムとLSIの設計技術研究会 優秀論文賞」および「DAシンポジウム2016 優秀発表学生賞」を受賞しました.

  • 辺 松, 新谷 道広, 廣本 正之, 佐藤 高史:
    “機械学習による経年劣化タイミング解析手法”, 情報処理学会DAシンポジウム2016 (於 石川県加賀市山代温泉 ゆのくに天祥), pp.44-49, 2016年9月.
カテゴリー: Announcement, Award | タグ: , , | SLDM研究会 優秀論文賞・DAシンポジウム2016優秀発表学生賞 受賞 はコメントを受け付けていません。

DAシンポジウム2017

2017年8月30〜9月1日に石川県加賀市山代温泉で開催されたDAシンポジウム2017において,D1の辺が研究発表を行いました (発表日は31日).

辺の発表は,準同型暗号による安全性を考慮した連想メモリの実現についてです.近年、データアウトソーシングによる情報漏洩への関心が高まっています.その中で,検索ワードに対応するアドレスを高速に出力する連想メモリから,平文のアクセスパターンや検索履歴を抜き出す手法が提案されています.本研究では,パフォーマンスを保ちながら安全な連想メモリを実装するために,加算による準同型暗号を用いて暗号文のまま検索を行う手法を提案しました.既存研究と比べ,CPU実装により400倍以上の高速化を,ハードウェア実装により4万倍以上の電力削減が実現できることを示しました.

  • 辺 松, 廣本 正之, 佐藤 高史:
    “準同型暗号によるセキュア連想メモリ”, 情報処理学会DAシンポジウム2017 (於 石川県加賀市山代温泉 ゆのくに天祥), pp.133-138, 2017年8月.
カテゴリー: Conference/Workshop, Publication | タグ: , | DAシンポジウム2017 はコメントを受け付けていません。

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciencesへの論文採録決定

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences への以下の論文の採録が決定しました.

  • Song Bian, Shumpei Morita, Michihiro Shintani, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato:
    “Identification and Application of Invariant Critical Paths under NBTI Degradation,” IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Dec. 2017 (to appear).
  • Hiromitsu Awano and Takashi Sato, “Efficient aging-aware failure probability estimation using augmented reliability and subset simulation,” IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Dec. 2017 (to appear).
カテゴリー: Publication | タグ: , | IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciencesへの論文採録決定 はコメントを受け付けていません。

京都大学オープンキャンパス2017 工学部・電気電子工学科

8月9日(水),10日(木)に京都大学オープンキャンパス2017が開催されました.本研究室では10日(木)に研究室見学を実施し,研究内容の紹介や電子工作体験等を行いました.

カテゴリー: Event | タグ: | 京都大学オープンキャンパス2017 工学部・電気電子工学科 はコメントを受け付けていません。